Моделирование в HyperLynx Опции

[shtorm]

Трасса между двумя ПЛИС Virtex5 в Hyperlynx BoardSim:
Подключена IBIS: virtex5.ibs
Вход/выход LVDCI_25
Входной сигнал приемлемый, выходной - нет %(.
Добвление терминирующих резисторов вручную, улучшает картину.
Но ведь используется DCI, должны учитываца терм. резисторы внутри ПЛИС.
Как промоделировать точные значения резисторов на VRP/VRN, если не в Hyperlynx то где еще можно?
В доке direct.xilinx.com/bvdocs/appnotes/xapp863.pdf и примерах к ней проводица моделирование и с DCI, там сигналы нормальные где грабли?

[Igor_S]

Трасса между двумя ПЛИС Virtex5 в Hyperlynx BoardSim:
Подключена IBIS: virtex5.ibs
Вход/выход LVDCI_25
Входной сигнал приемлемый, выходной - нет %(.
Добвление терминирующих резисторов вручную, улучшает картину.
Но ведь используется DCI, должны учитываца терм. резисторы внутри ПЛИС.
Как промоделировать точные значения резисторов на VRP/VRN, если не в Hyperlynx то где еще можно?
В доке direct.xilinx.com/bvdocs/appnotes/xapp863.pdf и примерах к ней проводица моделирование и с DCI, там сигналы нормальные где грабли?

Я неспециалист по VIRTEX, но просто заглянул в IBIS: по-моему, только LVDS модель поддерживает внутреннюю терминацию:

| LVDS receiver with internal differential termination
| (use as input only)
166P LVDS_25_DT_P LVDS_25
166N LVDS_25_DT_N LVDS_25
|

Это странно и непонятно, но Вы можете указать для приемника модель LVDS_25_DT_P/N и убедиться в работоспособности терминатора. Где такие модели для DCI ? Попробуйте связаться с XILINX...