Multi-Port Memory Controller + SDRAM Опции

[axalay]

Подключаю 1M x 16Bit x 4Banks SDRAM (K4S641632K) через эту штучку к микроблейз. Все замечательно, кроме одного - при смене банка/столбца происходит ошибка (одна), а далее до конца банка/столбца все пучком. Вот кусочек тестовой программки:

Xuint16 i;
for (i=0; i<0xffff; i++)
{
*BaseAddr++=i;
}
X=0;
BaseAddr=0x90000000;
for (i=0; i<0xffff; i++)
{
Temp=*BaseAddr++;
if (Temp!=i)
X=1;
}

Но если делать тупо так:

Xuint16 i;
for (i=0; i<0xffff; i++)
{
*BaseAddr=i;
*BaseAddr++=i;
}
X=0;
BaseAddr=0x90000000;
for (i=0; i<0xffff; i++)
{
Temp=*BaseAddr;
Temp=*BaseAddr++;
if (Temp!=i)
X=1;
}

то ошибок 0!

Я понимаю что в этом виноват параметр PARAMETER C_MEM_PART_TRCD = 24000. Я же его пробовал увеличить - результат тот же.
Я конечно сильно сомневаюсь-может причина в том , что у данного SDRAM максимальная чатота работы 133 МГц, а тут он пашет на 125 МГц.

Может кто подскажет - вот параметры:

BEGIN mpmc
PARAMETER INSTANCE = SDRAM_64Mbx16
PARAMETER HW_VER = 3.00.a
PARAMETER C_MEM_PARTNO = CUSTOM
PARAMETER C_MEM_TYPE = SDRAM
PARAMETER C_DDR2_DQSN_ENABLE = 0
PARAMETER C_MEM_CE_WIDTH = 1
PARAMETER C_MEM_CS_N_WIDTH = 1
PARAMETER C_MEM_CLK_WIDTH = 1
PARAMETER C_MEM_NUM_RANKS = 1
PARAMETER C_MEM_DATA_WIDTH = 16
PARAMETER C_MEM_DM_WIDTH = 2
PARAMETER C_ARB0_ALGO = CUSTOM
PARAMETER C_ARB0_NUM_SLOTS = 1
PARAMETER C_ARB0_SLOT0 = 0
PARAMETER C_MEM_PART_DATA_WIDTH = 16
PARAMETER C_MEM_PART_NUM_BANK_BITS = 2
PARAMETER C_MEM_PART_NUM_ROW_BITS = 12
PARAMETER C_MEM_PART_NUM_COL_BITS = 8
PARAMETER C_MEM_PART_TRAS = 48000
PARAMETER C_MEM_PART_TRASMAX = 100000000
PARAMETER C_MEM_PART_TRC = 72000
PARAMETER C_MEM_PART_TRCD = 24000
PARAMETER C_MEM_PART_TWR = 16000
PARAMETER C_MEM_PART_TRP = 24000
PARAMETER C_MEM_PART_TRRD = 24000
PARAMETER C_MEM_PART_TRFC = 112000
PARAMETER C_MEM_PART_TREFI = 7800000
PARAMETER C_MEM_PART_TRTP = 7500
PARAMETER C_MEM_PART_TAL = 0
PARAMETER C_MEM_PART_CAS_A_FMAX = 125
PARAMETER C_MEM_PART_CAS_A = 3
PARAMETER C_MPMC_CLK0_PERIOD_PS = 8000
PARAMETER C_MPMC_BASEADDR = 0x90000000
PARAMETER C_MPMC_HIGHADDR = 0x91FFFFFF
BUS_INTERFACE SPLB0 = mb_plb
PORT SDRAM_Addr = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_Addr
PORT SDRAM_BankAddr = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_BankAddr
PORT SDRAM_CAS_n = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_CAS_n
PORT SDRAM_RAS_n = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_RAS_n
PORT SDRAM_WE_n = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_WE_n
PORT SDRAM_CE = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_CE
PORT SDRAM_CS_n = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_CS_n
PORT SDRAM_Clk = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_Clk
PORT SDRAM_DM = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_DM
PORT SDRAM_DQ = fpga_0_MPMC3_SDRAM_CUSTOM_SDRAM_DQ
PORT MPMC_Clk0 = sys_clk_s
PORT MPMC_Clk90 = MPMC3_SDRAM_CUSTOM_mpmc_clk_90_s
PORT MPMC_Rst = sys_bus_reset
END

[axalay]

Ошибка при чтении

адрес: 0х90000000, ожидается: 0, читается: хрень
адрес: 0х90002000, ожидается: 4096, читается: 0
адрес: 0х90004000, ожидается: 8192, читается: 4086
адрес: 0х90006000, ожидается: 12288, читается: 8192

то есть читается с предыдущего столбца (новый стоблец не успевает активироваться). ТОка вот почему так, я пробовал ему задать PARAMETER C_MEM_PART_TRCD = 96000 вместо положенных 20 наносекунд

[axalay]

И кстати непонятно-с какого перепугу пишет и читает по одному адресу 4 раза!!! И адреса на СДРАМ меняются на 4 ...а не на 2!!! - ведь сдрам то 16-тибитный. Чем дальше в лес-тем шире ноги!

И еще - не могу подцепить в чипскоп сигналы датамаск....
Запарился....

[leevv]

Я не знаю это тот случай или нет но у меня была засада с DDR1 на частоте 100 MHz.
Начиная с версии 1.8 MPMC2 Xilinx внес баг в калибрационную state-machine.
Они видимо увлеклись более высокими частотами и не заметили что на самой низкой частоте (100 MHz)калибрация перестала работать. V1.7 MPMC2 еше работала. V1.8,V1.9 уже нет.
Это относится только к V4,V5, когда используются IDELAY.
Когда калибрация не проходит, все таиминги на грани, и некоторые борта могут выдавать ошибки (или при изменении температуры, например) .

Я даже открыл WEB CASE:718214 по этому поводу. Они позвонили, обещали выпустить AR и исправить в очередном EDK SP, но зная их "расторопность", думаю они исправят в 10.1.

[axalay]

если перепаять более шуструю сдрам, которая на 125 может работать с латентностью 2 , а запустить с латентностью 3 - думаю одна проблема (ошибка при смене ряда/банка) решится. А вот с адресацией и тем, почему по 4 раза пишет и читает по одному адресу-тут еще копаться

[axalay]

попробуем 166 МГц запустить