Layer Stackup Опции

[romanp]

Здравствуйте,
Не могу поменять название слоёв в Constrain Editor (Layer Stackup)

[fill]

Здравствуйте,
Не могу поменять название слоёв в Constrain Editor (Layer Stackup)

Верхний и нижний поменять нельзя, остальные можно.

[Frederic]

DxD EE2007.1
в мануале Stackup Editor Help/About the stackup editor user interface приведена красивая картинка. Прекрасно видно слои TOP & Bottom.
как это сделать?
даже в Template_Editor невозможно задать для первого и последнего слоя имена TOP & Bottom.
с добавления слоев получается неудобоваримое восприятие слоев

[Frederic]

Верхний и нижний поменять нельзя, остальные можно.

система не дает добро на измение название для Signal_2 и _5
в какам файлике руками можно это подправить

Эскизы прикрепленных изображений

 

[Visero]

плюс еще вопрос
stackup editor не позволяет ничего конфигурить- ни менять занчения, ни добавлять/удалять слои.
Прямая/обратная аннотация не проведена. Или надо задать стекап в ExpeditionPCB, перенести его через back annotation в CES, и только после этого править?

[avesat]

система не дает добро на измение название для Signal_2 и _5
в какам файлике руками можно это подправить

Какая версия пакета?

плюс еще вопрос
stackup editor не позволяет ничего конфигурить- ни менять занчения, ни добавлять/удалять слои.
Прямая/обратная аннотация не проведена. Или надо задать стекап в ExpeditionPCB, перенести его через back annotation в CES, и только после этого править?

Слои задаются в ExpeditionPCB, сам стек платы (толщины слоев, расчет волнового) в CES.

[Visero]

Слои задаются в ExpeditionPCB, сам стек платы (толщины слоев, расчет волнового) в CES.

ок. а какие галочки нужны stackup editor'y в CES, для того чтобы иметь возможность изменять параметры?
( Я открываю CES через DesignView. При попытке открыть его из Expedition, выскакивает сообщение , что необходима прямая аннотация, и доступен CES только для чтения. Аннтоацию пока нет возможности сделать, не готова схема. А сконфигурировать стек платы я хочу уже сейчас.)

[avesat]

Аннотацию необходимо делать всегда, независимо от того на каком этапе разработки находится схема/плата.

[Frederic]

[quote name='avesat' date='Feb 24 2009, 09:50' post='551242']
Какая версия пакета?


EE2007.3 Update 8
точнее сейчас в ЕЕ2007.3, а проект был сделан в ЕЕ2007.1
и сейчас координально редактируется

Сообщение отредактировал Frederic - Feb 24 2009, 20:39

[avesat]

Такое наблюдается только на проекте перекочевавшем с версии 2007.1 или на всех проектах?

[Frederic]

Такое наблюдается только на проекте перекочевавшем с версии 2007.1 или на всех проектах?

пока только на этом, перекочивавшим с ЕЕ2007.1
это можно пережить, если это ошибка при конвентарции из 2007.1 в 2007.3
и в дальшейшим не будет появляться.
просто напрягает, что название слоя Signal , а реально Plane.
Приходится напрягать остатки мозгов

[fill]

система не дает добро на измение название для Signal_2 и _5
в какам файлике руками можно это подправить

Попробуйте убрать определения Via (Setup>Setup_Parameters>Via_Definitions). Во всяком случае у меня после удаления "глухих" переходов внутренние слои стали редактируемыми.

[Frederic]

Попробуйте убрать определения Via (Setup>Setup_Parameters>Via_Definitions). Во всяком случае у меня после удаления "глухих" переходов внутренние слои стали редактируемыми.

гм, fill как всегда прав
для сведения даю картинка структуры via, ни в жизнь бы не догадался её привести.

но данный ньюансик не есть хорошо.

Сообщение отредактировал Frederic - Mar 5 2009, 18:26

Эскизы прикрепленных изображений

 

[fill]

Все правильно, согласно данному распределению переходов, имена слоя 1,2,5,6 становятся не редактируемы т.к. используются в описании переходов - видимо некая защита от возможных проблем возникающих при переименовании.
Можете например удалить все переходы оставив только 5-6 и верхний слой станет редактируемым тоже, но к сожалению система не даст применить его новое имя, т.к. где то тоже зафиксировано применение именно SIGNAL_1 - она считает что вы пытаетесь добавить металлический слой выше верхнего .

[Visero]

товарищ stackup editor не хочет сохранять отредактированный в нем стек слоев. При выходе из CES конечно же жму сейв ол, но при следующем открытии значения сбрасываются. Разногласий с Setup parametrs->Planes (Expedition PCB 2005.3) нет.

[fill]

товарищ stackup editor не хочет сохранять отредактированный в нем стек слоев. При выходе из CES конечно же жму сейв ол, но при следующем открытии значения сбрасываются. Разногласий с Setup parametrs->Planes (Expedition PCB 2005.3) нет.

Попробуйте снять галочку Keep_in_sync.

А вообще лучше перейти в 2007.5 там нет таких проблем с CES.

[Frederic]

а что не сохраняет ?

[Visero]

снятие галочки Keep layer in sync не помогает, к сожалению

не сохраняет плейн слои (подменяет их сигнальными), сбрасывает толщины меди\диэлектриков.

[Frederic]

возможно сделать такое в DxD-Exp

произошла досадная оплошность при запуске Ехр - выбрали не тот Template из ЦБ.
возможно повторить первоначальный запуск Ехр из DxD, при котором для проекта выбирается Template.
добавить число слоев и изменить очертания контура ПП с отверстиями и зонами возможно и сейчас, но:
1.нумерация слоев получается не эстетическая, из-за невозможности поменять название для нижнех слоев (металла и маски)
2.тем более Templates необходимый есть

[fill]

возможно сделать такое в DxD-Exp

произошла досадная оплошность при запуске Ехр - выбрали не тот Template из ЦБ.
возможно повторить первоначальный запуск Ехр из DxD, при котором для проекта выбирается Template.
добавить число слоев и изменить очертания контура ПП с отверстиями и зонами возможно и сейчас, но:
1.нумерация слоев получается не эстетическая, из-за невозможности поменять название для нижнех слоев (металла и маски)
2.тем более Templates необходимый есть

Откройте файл *.prj в текстовом редакторе. Внутри найдете примерно такие строчки:

SECTION Template_Design
KEY CADBackAnno "0"
KEY ConfigType "PCB"
KEY SchematicConflict "FE"
KEY SchematicDesignBackAnno "0"
KEY SchematicDesignStatus "0"
KEY SearchPathScheme "(Default)"
ENDSECTION
SECTION iCDB
LIST Designs
VALUE "Design1"
VALUE "test1"
ENDLIST
KEY DedicatedServerName ""
KEY iCDBDir ".\database"
ENDSECTION
SECTION test1
KEY CADBackAnno "0"
KEY ConfigType "PCB"
KEY LayoutTemplate "8 Layer Template"
KEY RootBlock "test1"
KEY SchematicConflict "FE"
KEY SchematicDesignBackAnno "0"
KEY SchematicDesignStatus "0"
KEY SearchPathScheme "(Default)"
KEY PCBDesignPath "PCB\test1.pcb"
KEY PCBForwardAnno "0"
KEY FwdAnnoExtractFlag "1"
KEY FwdAnnoRebuildFlag "0"
KEY FwdAnnoReplaceFlag "0"
KEY FwdAnnoCleanBuildFlag "0"
KEY UnusedPartsFlag "0"
KEY DisableBackAnnoChanges "0"
KEY FanoutSinglePinNets "0"
KEY FwdAnnoSchematicRefDesChanges "1"
KEY FwdAnnoRemoveTraces "1"
KEY FwdAnnoRemoveHangers "1"
KEY AllowAlpha "0"
KEY UpdateJobPrefsDB "CAD"
ENDSECTION

Т.е. в проекте есть design с именем test1 и корневой схемой test1. К нему подключена плата PCB\test1.pcb. Если все эти строчки удалить, то:
1. В проекте DxD в навигаторе надо будет снова выбрать блок test1 и через меню создать разработку ПКМ>Create_Design
2. При запуске Exp возникнет предложение создать новую PCB.

Кстати можно и другой вариант:
В проекте может быть много designs для каждого из которых можно создать свою плату. Соотвественно создайте новую схему - она появится в разделе blocks - установите ее as root. Соотвественно основная схема станет просто block и из нее можно будет создать design, со всеми вытекающими отсюда последствиями.

[Frederic]

Откройте файл *.prj в текстовом редакторе. Внутри найдете примерно такие строчки:

SECTION Template_Design
.....
VALUE "Design1"
VALUE "test1" - с именем test1
...
KEY RootBlock "test1" - корневой схемой test1
....
KEY PCBDesignPath "PCB\test1.pcb" - плата
.....
ENDSECTION

Т.е. в проекте есть design с именем test1 и корневой схемой test1. К нему подключена плата PCB\test1.pcb. Если все эти строчки удалить, то:
1. В проекте DxD в навигаторе надо будет снова выбрать блок test1 и через меню создать разработку ПКМ>Create_Design
2. При запуске Exp возникнет предложение создать новую PCB.

у меня только это:

SECTION Template_Design
KEY CADBackAnno "0"
KEY ConfigType "PCB"
KEY SchematicConflict "FE"
KEY SchematicDesignBackAnno "0"
KEY SchematicDesignStatus "0"
KEY SearchPathScheme "(Default)"
ENDSECTION
SECTION iCDB
LIST Designs
VALUE "Design1"
ENDLIST
KEY DedicatedServerName ""
KEY iCDBDir ".\database"
ENDSECTION

и также уточнение к выше сказанному решению "Если все эти строчки удалить..." - это относится к трем названным ?

Кстати можно и другой вариант:
В проекте может быть много designs для каждого из которых можно создать свою плату. Соотвественно создайте новую схему - она появится в разделе blocks - установите ее as root. Соотвественно основная схема станет просто block и из нее можно будет создать design, со всеми вытекающими отсюда последствиями.

сделал, в схему к которой применил as_root просто ввел два кондера, запустил Ехр, но предложение выбрать Template не поступило

везде облом

[Vadim]

сделал, в схему к которой применил as_root просто ввел два кондера, запустил Ехр, но предложение выбрать Template не поступило

Ой Ничего не понимаю. А что, по-колхозному, руками создать новый файл платы и задать ему темплэйт некошерно? Или в маршруте DxD/Exp это невозможно?

[fill]

у меня только это:

SECTION Template_Design
KEY CADBackAnno "0"
KEY ConfigType "PCB"
KEY SchematicConflict "FE"
KEY SchematicDesignBackAnno "0"
KEY SchematicDesignStatus "0"
KEY SearchPathScheme "(Default)"
ENDSECTION
SECTION iCDB
LIST Designs
VALUE "Design1"
ENDLIST
KEY DedicatedServerName ""
KEY iCDBDir ".\database"
ENDSECTION

и также уточнение к выше сказанному решению "Если все эти строчки удалить..." - это относится к трем названным ?



сделал, в схему к которой применил as_root просто ввел два кондера, запустил Ехр, но предложение выбрать Template не поступило

везде облом

1. По моему достаточно внимательно посмотреть и сразу видно структуру
SECTION ...
.
.
.
ENDSECTION
Значит надо удалять всю секцию (т.е. все строчки).
Я привел в примере только те секции которые у меня приводят к созданию платы заново.
2. Содержание файла (т.е. последовательность записи секций) может отличаться в разных проекта, т.к. они добавляются\изменяются по мере выполнения определенных задач внутри проекта.
3. Сколько у вас designs в навигаторе? Должно быть как минимум 2. Вы уверены что нажали на иконку Expedition в то время когда в навигаторе был выбран новый созданный Design, а не старый в котором вы просто заменили схему на другую? Если не понятно посмотрите на http://megratec.ru/data/ftp/exp_movie/new/3_boards.avi тут аж три разных платы в одном проекте.

Ой Ничего не понимаю. А что, по-колхозному, руками создать новый файл платы и задать ему темплэйт некошерно? Или в маршруте DxD/Exp это невозможно?

Возможно и так. Но т.к. в проекте уже написан Template, то соответственно Мастер Создания будет его ставить в диалоге - без альтернатив.

[Frederic]

Значит надо удалять всю секцию (т.е. все строчки).

в том то и дело, что пробовал удалить всю секцию (т.е. все строчки) и при запуске DxD - unable to open the project file
хотя этот решение очень импонирует простотой

2. Содержание файла (т.е. последовательность записи секций) может отличаться в разных проекта, т.к. они добавляются\изменяются по мере выполнения определенных задач внутри проекта.

просто удивлен, почему у меня в секции нет строки с "PCB\ххххх.pcb"

3. Сколько у вас designs в навигаторе? Должно быть как минимум 2. .... Если не понятно посмотрите на http://megratec.ru/data/ftp/exp_movie/new/3_boards.avi тут аж три разных платы в одном проекте.

конечно был один
только сейчас понял что разжевывалось в http://megratec.ru/forum/1/?find=3_boards
все получились по этому пути

[expflash]

Нужно править файл в корневом каталоге проекта, а не тот, что находится в РСВ.

[Frederic]

Нужно править файл в корневом каталоге проекта, а не тот, что находится в РСВ.

конечно в корневом, так и делалось изначально.
в РСВ находящиеся не имеют данную секцию.
в данный момент сделал тестовый пример (решил что вчера где то ошибся), но удалил секцию и выскакивает ошибка при открытие файла.

[expflash]

Не нужно удалять всю секцию. Нужно удалить только

KEY LayoutTemplate "8 Layer Template"
KEY PCBDesignPath "PCB\xxxxx.pcb"

Все работает, делал так неоднократно.

[fill]

В EE7.9 снято ограничение изменения имен слоев:[attachment=47333:CES_7.9.png]