Цитата(alter @ May 23 2005, 22:09)
Необходима полнофункциональная схема ДКПД - для увеличения входной частоты, к примеру, с 512 кГц до 33280 кГц (вариантов несколько).
Стандартные м/с PLL (какие смог найти) работают с входной частотой начиная от 1-2 МГц.
Поэтому спользовать м/с PLL не получается, т.к. не выполняются требования к входной частоте. Внутренние схемы PLL м/с FPGA по той же причине не позволяют это сделать
Есть ли смысл умножить в FPGA входную частоту на 4 а затем подать на м/c PLL.
Или может есть какие-нибудь более красивые решения с использованием FPGA (Spartan3) или готовой м/с?
Насколько я помню у Anlog Device'а есть специальные формирователи тактовой частоты. Например этот
AD9540_0.pdf ( 820.87 килобайт )
Кол-во скачиваний: 258Может синтезировать практически любую частоту с досточно хорошими характеристиками.
PLL
May 23 2005, 14:09
?
