Xilinx ISE Simulator, временные задержки элементов Опции

[smalcom]

Собрал простенькую схему формирователя импульсов(XOR + повторитель). Запустил симулятор ISE и увидел, что на выходе формирователя 0, т.е. временная задержка повторителя небыла посчитана.
Это такой симулятор или есть волшебная галочка?

[DeadMoroz]

Вероятно, Вы используете Behavioral Simulation, в этом случае элементы задержек не имеют. Если хотите задержки, в том числе и задержки PAR - используйте Post-Route Simulation.

[iosifk]

Собрал простенькую схему формирователя импульсов(XOR + повторитель). Запустил симулятор ISE и увидел, что на выходе формирователя 0, т.е. временная задержка повторителя небыла посчитана.
Это такой симулятор или есть волшебная галочка?

вообще, с самого начала, вопрос поставлен ВРЕДНО!
Не делаются задержки в FPGA таким способом. Никогда не применяйте такой стиль работы... Только синхронные проекты!

[smalcom]

ага. ясно. спасибо.

[tolik1]

Собрал простенькую схему формирователя импульсов(XOR + повторитель). Запустил симулятор ISE и увидел, что на выходе формирователя 0, т.е. временная задержка повторителя небыла посчитана.
Это такой симулятор или есть волшебная галочка?

А TestBench какой..

[smalcom]

ммм. стандартный. Add New Source->Testbench , а потом BehavioralSimulation, как DeadMoroz и указал.

Не делаются задержки в FPGA таким способом. Никогда не применяйте такой стиль работы... Только синхронные проекты!

мне просто надо генерить два сигнала сдвинутые по фазе, насколько я уже осилил документацию это делается при помощи DCM? просто хотел попроще это выполнить.