Сколько стоят IP блоки Опции

[starley]

Тут возник вопрос с ценами IP блоков. Кто-нибудь может подсказать сколько стоит SERDES на 1ГБит/с, PLL для подстройки фазы. И вообще где можно поискать подобную информацию.

[oratie]

Для начала можно посетить сайт www.design-reuse.com, там большой каталог ссылок на IP разных производителей.
Много IP предлагает Synopsys и ARM.

[starley]

Для начала можно посетить сайт www.design-reuse.com, там большой каталог ссылок на IP разных производителей.
Много IP предлагает Synopsys и ARM.

Там цен нету

[Jurenja]

Там цен нету

Зарегистрировались?

[starley]

Зарегистрировались?

А то как же. Уже давно.

[SM]

Тут возник вопрос с ценами IP блоков. Кто-нибудь может подсказать сколько стоит SERDES на 1ГБит/с, PLL для подстройки фазы. И вообще где можно поискать подобную информацию.

Напишите на тот фаб, с каким работаете, они вам в шесть секунд накидают вендоров айпи-кор, проверенных на этой технологии, и цен, и чего только еще. Информация будет точнее некуда.

[Jurenja]

Полагаю, что этот сайт не магазин, а место контакта изготовителей и потребителей IP. Цена доворная: рынок...

Зарегистрировались?

А то как же. Уже давно.

За ненадобностью не регистрировался...
А что вам здесь видно?

[SM]

А что вам здесь видно?

Что же еще, кроме жирного вопроса на пол-экрана "Why register for D&R?"

[oratie]

Вот, что я вижу по вашей ссылке. По поводу цены - я лично не встречал каталога с фиксированными ценами на IP блоки. Цена есть результат переговоров - зависит, сколько вы у них покупаете, для скольких проектов, сколько инстансов будет в проекте и т.д. Так, что лучше писать напрямую вендору. А попдобрать вендора поможет сайт design'n'reuse.
-----------------------------------------
Overview
The Deskew PLL is designed to eliminate the skew between the output of a clock distribution tree and a clock reference. The PLL can also multiply the clock reference by an integer between 1 and 4. It provides three 50% duty cycle skew aligned outputs that are divided down from the internal VCO frequency by 1, 2, and 4.


Features
#
Designed to eliminate clock distribution latency in systems and individual chips.
#
Precisely aligns the clock distribution output with a reference clock.
#
Provides a zero-delay feedback divider and zero-skew divided clock outputs.


Deliverables
#
GDSII (100% DRC and LVS clean)
#
LVS Spice netlist
#
Verilog model
#
Synopsys synthesis model
#
LEF for clock generator PLL
#
User Guidelines including:
#
integration guidelines,
#
layout guidelines,
#
testability guidelines,
#
packaging guidelines,
#
board-level guidelines


Tech Specs

Part Number TCI-UL90SP-DSHPLL
Short description UMC L90SP 90nm Deskew PLL - 240MHz-1200MHz
Provider: True Circuits, Inc.
Portability ASIC
ASIC Target UMC L90SP
Type Hard

[starley]

Пришлось-таки с ними напрямую связваться. А у них на любой вопрос один ответ - NDA. Муторно это, но другого не остается. Кстати, помимо design-reuse, есть еще хороший сайт www.chipestimate.com. Рекомендую.
И попутный вопрос, интересно, а есть на просторах нашей необъятной Родины конторы способные PLL на 1 ГГц сваять, а еще лучше - имеющие готовый и опробованный?

[Losik]

Пришлось-таки с ними напрямую связваться. А у них на любой вопрос один ответ - NDA. Муторно это, но другого не остается. Кстати, помимо design-reuse, есть еще хороший сайт www.chipestimate.com. Рекомендую.
И попутный вопрос, интересно, а есть на просторах нашей необъятной Родины конторы способные PLL на 1 ГГц сваять, а еще лучше - имеющие готовый и опробованный?

в нашей конторе делали, вроде на 1.6 и 3.2

[starley]

в нашей конторе делали, вроде на 1.6 и 3.2

А вы уточните, пожалуйста. Если подтвердится - дайте, плз, контакты, вопрос-то насущный.

[Losik]

А вы уточните, пожалуйста. Если подтвердится - дайте, плз, контакты, вопрос-то насущный.

ок. завтра узнаю (рабочий день уже кончился).

[Losik]

А вы уточните, пожалуйста. Если подтвердится - дайте, плз, контакты, вопрос-то насущный.

будет проще (мне общаться с начальством) , если вы скажите название фирмы и предполагаемую технологию (и для чего нужно для клока или миксера).

[starley]

будет проще (мне общаться с начальством) , если вы скажите название фирмы и предполагаемую технологию (и для чего нужно для клока или миксера).

TSMC 0.18, нужно для SERDES на 1 Гбит/c.

[Losik]

TSMC 0.18, нужно для SERDES на 1 Гбит/c.

можно ссылку на аналог.

[starley]

можно ссылку на аналог.

Например,
http://www.truecircuits.com/product-TCI-T13LP-DSHPLL.html

Прикрепленные файлы

 CDR.pdf ( 34.82 килобайт ) Кол-во скачиваний: 85

 

[ssVss-work]

Пришлось-таки с ними напрямую связваться. А у них на любой вопрос один ответ - NDA. Муторно это, но другого не остается. Кстати, помимо design-reuse, есть еще хороший сайт www.chipestimate.com. Рекомендую.
И попутный вопрос, интересно, а есть на просторах нашей необъятной Родины конторы способные PLL на 1 ГГц сваять, а еще лучше - имеющие готовый и опробованный?

И мы делали (сам лично участвовал в разработке) PLL с диапазоном до 1.2ГГц по 0.18мкм для DVI передатчика. Готовый кристалл работал до 1.4ГГц, правда передатчик уже с трудом тянул такую частоту. Так что обращайтесь

[Losik]

Например,
http://www.truecircuits.com/product-TCI-T13LP-DSHPLL.html

готового ip блока нет. только разработка.

[starley]

Поговорил тут с начальником, его мнение, что у нас нормальные PLL делать не умеют. Работать-то они будут, но вот качество работы будет оставлять желать лучшего. Может кто-нибудь что-нибудь объективно возразить по этому поводу?

[SM]

Поговорил тут с начальником, его мнение, что у нас нормальные PLL делать не умеют. Работать-то они будут, но вот качество работы будет оставлять желать лучшего. Может кто-нибудь что-нибудь объективно возразить по этому поводу?

Просто бред. Большое кол-во тех ПЛЛ, и вообще, ip-кор, что предлагают "у них", сделаны нашими. А что - купить ПЛЛ, сделанную индусом, и никогда не узнать об этом, это круче?

[oratie]

Полностью согласен с SM. Мы делали ПЛЛ и для своих внутренних проектов и для буржуев, а они потом их как свои продавали. Но сами на рынок с ПЛЛ (как с отдельным продуктом) мы не выходили. Да и вряд ли пойдем - не профильный это для нас продукт.

[starley]

Просто бред. Большое кол-во тех ПЛЛ, и вообще, ip-кор, что предлагают "у них", сделаны нашими. А что - купить ПЛЛ, сделанную индусом, и никогда не узнать об этом, это круче?

А я и не спорю. По мне лучше с нашими работать - с них потом хоть спросить можно за плохой результат. Понятно, что результат не национальностью определяется, а знаниями и опытом. Но вот как раз с опытом у наших организаций, согласитесь, по определению хуже...
Но тем не менее хотелось бы услышать объективные возражения, типа "Наша ПЛЛ работает там-то, за Н лет никаких нареканий..." или "Я использовал отечественную ПЛЛ там-то, до сих пор в восторге от ее характеристик..."

[starley]

Пока все усиленно вспоминают плюсы отечественных PLL, поделюсь разведданными, - может, кому пригодятся. Итак:
четырехканальный SerDes на 1 Гб/c $290K
одноканальный SerDes на 1 Гб/c $270K
PLL восстановления синхросигнала из данных $160К

[starley]

Трансиверы SSTL 85 К$

Что-то как-то не видно примеров по нашим ПЛЛ, и это не есть гуд
А на буржуйских-то IP разориться можно

[zzzzzzzz]

Трансиверы SSTL 85 К$

Что-то как-то не видно примеров по нашим ПЛЛ, и это не есть гуд
А на буржуйских-то IP разориться можно

Если надо действительно - скажите, разработают. За полцены покупки буржуинской. По нужному техпроцессу. Хоть с приёмкой (хотя, это дольше и дороже). Другое дело, если надо "вчера". Тогда только покупать. Наших готовых не может быть по определению - нет таких производств в РФ. Только, если кто-то свою наработку сможет продать. Хотя, это, скорее всего, будет пиратством, а во-вторых, "заточено" под тот фаб, на котором он делал свой проект.

[starley]

Deskew PLL $55K
DDL для ДДР $45К

Наших готовых не может быть по определению - нет таких производств в РФ.

Оно и видно. Но надежда, как говорится...

Сообщение отредактировал starley - Feb 26 2009, 21:13