Starter Kit и все нужные программы для FPGA Опции

[dos622]

Всем привет.
Есть у меня проект создания некого устройства. очень для этого дела подходит ПЛИС.
Но человек я ленивый и поэтому раньше все руки не доходили до них.
И вот думаю купить Стартовый набор и попробовать реализовать этот девайс.
Друзья советовали Xilinx.
Из беглого осмотра решил, что подойдет Spartan 3AN, на борту флэш память есть.
В терраэлектронике продают этот набор за 12700 руб.
Опыт работы с цифрой, программами, системами проектирования имеется, все кроме ПЛИС.
Книжек разных по этому делу накопировал десятка два.
Терминологию и какие программы-модули, что делают, я конечно не знаю пока.
Что нужно почитать для начала?
Может кто недавно осваивал эту технологию - поделитесь первым опытом.

[zksystem]

fpga4fun.com
google.ru

[EvgenyNik]

CycloneIII StarterKit неплохая штука для своей цены.

[dos622]

CycloneIII StarterKit неплохая штука для своей цены.

Spartan 3AN на фирме стоит 189.
Это местные двойную цену ломят.

[Serhiy_UA]

...поделитесь первым опытом.

Если с самого начала, то лучше с начать с CPLD, а потом пересесть за FPGA. Хотя можно сразу и с FPGA.
Стартовать с Altera или Xilinx - все равно. Все зависит от доступности бесплатного софта, дешевых программаторов и Старт-кита.
Начинать писать проекты лучше на языке, я выбрал verilog. Обычно это подмигивание светодиодами, почти также как и при освоении МК.
Потом можно что-то посложнее, например, синтезировать схему для светофора с цифровым табло... Ну и т.д.
Успехов.

[dos622]

Все зависит от доступности бесплатного софта, дешевых программаторов и Старт-кита.
Начинать писать проекты лучше на языке, я выбрал verilog.

Язык программирования - это не проблема, я вот как обстоит дело с освоением программ?
Достаточно программ которые прилагаются в Starter Kit?
Или сразу нужно искать что-то другое?

Конкретно, что мне нужно делать, я себе представляю: процессор (любой - или PIC, AVR, 8052), интерфейс UART, контроллер шагового двигателя и пару портов для датчиков - АЦП, ЦАП. В наборе Spartan 3AN - все это присутствует.
Как я понимаю мне придется из демо-кусков надергать того, что мне нужно и все должно получиться.
Понятно, чтобы пользоваться этим ПО придется почитать какие-то книжки, остется только уточнить, какие именно.

[tAmega]

Вот тут Вы ошибаетесь, в FPGA все остальное не проблема, кроме языка программирования. И демо курсами Вы не отделаетесь. Программ, которые прилагаются к киту достаточно. А обратить внимание нужно как раз на VHDL, Verilog. И книжки так и должны называться "Программирование на Verilog". ИМХО.

[dos622]

Вот тут Вы ошибаетесь, в FPGA все остальное не проблема, кроме языка программирования. И демо курсами Вы не отделаетесь. Программ, которые прилагаются к киту достаточно. А обратить внимание нужно как раз на VHDL, Verilog. И книжки так и должны называться "Программирование на Verilog". ИМХО.

Допустим со всеми тонкостями работы цифровых устройств - счетчики, дешифраторы и т.д. знаком. Программы пишу на нескольких языках для разных процов.
Ну да, не знаю я Veriloga, это должно быть что-то вроде компилятора и отладчика.
А может быть есть редактор схем по типу как в PCAD?
В PCAD тоже есть текстовая форма записи схемы, но все пользуются графическим интерфейсом.
Насколько оправданно писать в текстовом виде для FPGA?
Бывают графические радакторы для FPGA?
Или я что-то не понимаю.

[o-henry]

А может быть есть редактор схем по типу как в PCAD?

Есть, встроенный в среду проектирования (Xilinx ISE)

В PCAD тоже есть текстовая форма записи схемы, но все пользуются графическим интерфейсом.

Применительно к FPGA - с точностью до наоборот.
Можно в FPGA рисовать схему (особенно поначалу), но если решили заняться FPGA всерьез и надолго - придется изучать языки VHDL/Verilog.

[dos622]

но если решили заняться FPGA всерьез и надолго - придется изучать языки VHDL/Verilog.

Да я не против.
Надо только как-то определиться, что нужно а, что можно потом поизучать.
В этих книгах пишут слишком уж много всего лишнего.
Ближе к практике что-то нужно - и на простых примерах.

[EvgenyNik]

Графический редактор, конечно, есть. Но вот в сравнении с PCAD'ом это несколько иное. В пикаде Вы рисуете в графике то, что хотите видеть на плате в прямом виде как есть. В случае ПЛИС ни графику, ни текст нельзя считать тем, что в итоге будет работать.
Многим на моменте освоения пакета графика кажется проще, особенно, если начинающий освоение происходит из схемотехников - ему вроде как это ближе. Но рано или поздно, понимаешь, что в графике становится всё сложнее и сложнее выразить свою мысль.
Например, если бы Вам вместо листинга на Си предложили нарисовать программу в графическом редакторе в виде алгоритма... Маленькая программа выглядела бы и реализовывалась неплохо, но по мере роста проекта такое описание становилось бы всё больше и больше похоже на лабиринт с сотнями связей. Я уже не говорю про обмен исходниками, в том числе при переносе с ПЛИС одного производителя на другого...
Текстовая запись для ПЛИС более чем оправдана. Откинем существование стандартных библиотечных элементов и поставим целью реализовать счётчик. Для графики это целая морока, да ещё и сильная зависимость от разрядности, а для того же Verilog'а - лишь несколько строчек с гибким подходом в плане добавки разных входов, условий и т.п. Вплоть до того, что Вы можете забыть о том, что это счётчик и работать просто с числом в регистре, который в зависимости от текущей стадии алгоритма будет - счётчиком прямым, реверсным, сдвиговым регистром, циклическим и т.п.

[rv3dll(lex)]

графика оправдана там где надо стыковать компоненты.

описание и подключение компонента может занять в 10 раз больше строк, чем его текст.

[dos622]

Многим на моменте освоения пакета графика кажется проще, особенно, если начинающий освоение происходит из схемотехников - ему вроде как это ближе. Но рано или поздно, понимаешь, что в графике становится всё сложнее и сложнее выразить свою мысль.

Печатные платы тоже бывают сложные.
И некоторые люди не могут освоить даже этой технологии.
Давайте не будем о грустном.

графика оправдана там где надо стыковать компоненты.

Да и тут модули должны быть.
Например, процессор работатет только с портами - а как же иначе?
Значит и тут будете стыковать.

Сообщение отредактировал dos622 - May 5 2009, 12:54

[SM]

И книжки так и должны называться "Программирование на Verilog". ИМХО.

Это так не должны называться книжки. На этих языках не программируют, а описывают функциональность (или, по другому, упрощенно, схему) устройства. То есть тут принцип другой совсем. Не программирование, а ввод схемы при помощи описания ее функций на языке. И самая частая ошибка начинающих - подход к верилогу со стороны программирования, а не со стороны схемотехники. Вы описываете всякие там триггеры, соединенные через логику и сумматоры, а не последовательность действий вычислительного устройства.

[AlexIvan]

...
Опыт работы с цифрой, программами, системами проектирования имеется, все кроме ПЛИС.
...
Может кто недавно осваивал эту технологию - поделитесь первым опытом.

Решал такую же проблему: http://electronix.ru/forum/index.php?showtopic=61791
Решил следующим образом -
плата для знакомства с обучалкой на русском: http://www.altera.ru/cgi-bin/go?73

Для себя выбрал VHDL. Книги посмотрел, но, наверное, пойду поучусь: http://www.altera.ru/cgi-bin/go?32

[Boris_TS]

Может кто недавно осваивал эту технологию - поделитесь первым опытом.

Для FPGA Xilinx использовал такой подход:
1. Рисовал с схемном редакторе Port->IBUF-> OBUF -> Port. Затем глядел FPGA Editor'ом: как именно это всё легло в конкретную ПЛИС, по каким линиям были переданы сигналы, а заодно и более детально знакомился с потрохами ПЛИС.
2. Всё тоже самое, но на базе логической функции, например AND2.
3. Всё тоже самое, только теперь с триггерами... А вот тут поинтереснее будет – окажется, что триггер может быть внутренний (Slice Flip Flop), входной (IOB IFF) али выходной (IOB OFF).
4. И т.д.

С CPLD не рекомендую разбираться, лучше начинать с FPGA (SRAM Based PLD) - у них больше вкусностей и более широкое применение. А семействах FPGA: MAX II и Spartan3AN имеется внутренняя загрузочная FlashROM. CPLD же имеют весьма убогую архитектуру и достаточно специфический генератор логических функций.

Настоятельно рекомендую после нескольких простых экспериментов по размещению схем в ПЛИС перейти со схемного ввода проекта на языковое описание - VHDL или Verilog - без разницы - это кому чего больше нравиться. Наверное Verilog будет получше... хотя сам работаю на VHDL.

[SM]

А семействах FPGA: MAX II и Spartan3AN имеется внутренняя загрузочная FlashROM.

Я бы добавил - MAX-II убогая, без блоков памяти, умножителей, PLL, прочих вкусных вещей. Sparten3AN - все бы неплохо, если бы не бутерброд кристалл на кристалле (память вторым кристаллом). Ломается (взламывается, расхачивается) на раз, плюс цена не очень правильная. Но забыто еще пара хороших семейств - LatticeXP и LatticeXP2 - неплохие ПЛИСки с флешом, лишенные вышеуказанных недостатков для тех, кто не обременен шефом/религией в выборе производителя.

[dos622]

Решил следующим образом -
плата для знакомства с обучалкой на русском:

Вы про Альтеру говорите. Так получилось, что нужно на Xilinx.
Обучаться на курсах вряд ли получится - проще найти книжку "правильную" и в течении месяца внимательно разобраться.

Для FPGA Xilinx использовал такой подход:

Себе приблизительно так и прдеставляю процесс освоения. От простого - к сложному.
Попадались рекомендации использовать разные программы Альтиум Дизайнер, Ментор Графикс и еще что-то.
Это нужно?

С CPLD не рекомендую разбираться,

Мне уже говорили, что CPLD не пригодится - а для чего их применяют? В чем их особенность?

Наверное Verilog будет получше... хотя сам работаю на VHDL.

Для FPGA Xilinx использовал такой подход:
1. Рисовал с схемном редакторе Port->IBUF-> OBUF -> Port. Затем глядел FPGA Editor'ом:

А получается, что если бы у меня были этот пакет программ, то мне демо-плата и не нужна для начала?
Загружать, вот то, про что пишите, в FPGA не нужно?
Если так, то сообщите, плиз, как все эти проги называются, в исходниках - чтобы я их мог поискать в сети.

[o-henry]

А получается, что если бы у меня были этот пакет программ, то мне демо-плата и не нужна для начала?
Загружать, вот то, про что пишите, в FPGA не нужно?
Если так, то сообщите, плиз, как все эти проги называются, в исходниках - чтобы я их мог поискать в сети.

Для начала вполне хватит только софта. Идёте на xilinx.com и качаете среду проектирования ISE WebPACK.
Создаете в нем проект (в виде схемы или описания на языке) и моделируете во встроенном в него же симуляторе, т.е подаете на вход схемы тестовые сигналы и разбираетесь почему на выходе получили не то, что хотели.
А дальше жизнь покажет куда двигаться.

[dos622]

Для начала вполне хватит только софта. Идёте на xilinx.com и качаете среду проектирования ISE WebPACK.

Ладно, сейчас буду пробовать.

ЗЫ Зарегистрировался.
Обьемы файлов очень большие.
Буду думать теперь как скачать.
Лучше бы по частям где найти.

Сообщение отредактировал dos622 - May 6 2009, 06:40

[iosifk]

Для начала вполне хватит только софта. Идёте на xilinx.com и качаете среду проектирования ISE WebPACK.

Потом на demosondemand.com смотрите что и как делать в ISE, + на plis.ru книги В.Зотова.
Ну и дальше - делаете проекты, как сказано выше.
Можете так же почитать статьи у меня на сайте и заказать диск..

[dos622]

Потом на demosondemand.com смотрите что и как делать в ISE, + на plis.ru книги В.Зотова.
Ну и дальше - делаете проекты, как сказано выше.
Можете так же почитать статьи у меня на сайте и заказать диск..

Диск вместе со Starter Kit дадут.
А через интернет пока этот ISE скачаю - неделя пройдет.
Книжек у меня есть несколько, в том числе и Зотова (djvu).

[Boris_TS]

Мне уже говорили, что CPLD не пригодится - а для чего их применяют? В чем их особенность?

Архитектура CPLD очень примитивна: основным неделимым фрагментом является Functioal Block, содержащий генератор логических функций и 16 макрояцеек (Macro Cell). Генератор логических функций сделан на 2 каскадах NotAND.

Собственно говоря в CPLD из логических элементов больше ничего и нет... Зато, CPLD имеют встроенную FlashRom, с которой и загружаются при подачи питания. Производители CPLD утверждают, что после установки бита секретности считать прошивку невозможно (т.е. это очень дорогое занятие, при котором помрёт несколько исследуемых CPLD). Для Xilinx Coolrunner 1 и 2 возможны варианты 32 макроячейки, 64, 128, 256 и 512.

Ну а что такое современные FPGA Вы увидите из UG331. Принципиальным отличием первых FPGA было построение генератора логической функции - в FPGA он называется LUT (LookUpTable - т.е. таблица истинности), обычно имеет 4 входа и 1 выход. Фактически LUT4 - это ОЗУ с организацией 16x1, содержимое которого загружается на стадии конфигурирования ПЛИС. У Xilinx LUT можно использовать как ROM, Distributed RAM или сдвиговый регистр, у Alter'ы такой возможности пока нет, и похоже не появится.

С развитием FPGA в них добавили ФАПЧи (PLL/DLL - развившиеся в блоки управления тактовой частотой, для Spartan-3x - DCM), блочное двухпортовое ОЗУ. Затем пришли встроенные умножители, процессорные ядра, блоки DSP. Сейчас и вовсе есть уже серьёзные куски: Ethernet MAC, анонсированы встроенные контроллеры динамической памяти и п.т. блоки.

Ну и главное, ёмкость FPGA сейчас исчисляется тысячами триггеров... подбирается к сотне тысяч триггеров, и это не считая Block RAM и прочих вкусностей.

[SM]

Мне уже говорили, что CPLD не пригодится - а для чего их применяют? В чем их особенность?

Для замены небольшого количества рассыпухи одним корпусом. Типа "приклеить" несколько внешних устройств к шине процессора.

[dos622]

Затем пришли встроенные умножители, процессорные ядра, блоки DSP. Сейчас и вовсе есть уже серьёзные куски: Ethernet MAC, анонсированы встроенные контроллеры динамической памяти и п.т. блоки.

Мне придется сразу разбираться на тему как всунуть процессор, потому как в реале используется процесор с ядром 8052, и программа на Си. Т.е. мне бы очень было удобно перетащить туда все вместе с программи. Где берут эти ядра? Покупают? И как туда "засунуть" код для микропроцессора?

Для замены небольшого количества рассыпухи одним корпусом. Типа "приклеить" несколько внешних устройств к шине процессора.

У меня именно такая ситуация, но говорят, что и процессор туда можно запихнуть. В идеале хотелось бы получить только один корпус FPGA - вместо процессора, контроллеров шаговых двигателей, интерфейсов датчиков, и еще кое чего.

[o-henry]

Где берут эти ядра? Покупают? И как туда "засунуть" код для микропроцессора?

Можно купить, можно попытаться прикрутить что-нибудь бесплатное с opencores

У меня именно такая ситуация, но говорят, что и процессор туда можно запихнуть. В идеале хотелось бы получить только один корпус FPGA - вместо процессора, контроллеров шаговых двигателей, интерфейсов датчиков, и еще кое чего.

Запихнуть процессор в FPGA можно (и это бывает удобно), но разбираться со всем этим и отлаживать будет сложнее (да и по стоимости комплектации дороже), чем повесить к готовому контроллеру небольшую CPLD.

[SM]

Где берут эти ядра? Покупают?

Или самостоятельно пишут, или воруют, или покупают, или скачивают официально-бесплатные. Вот как-то так.

И как туда "засунуть" код для микропроцессора?

Как правило, ее размсещают в блоке памяти внутри ФПГА, которая будет использоваться как ПЗУ программ. Но учтите, этой памяти там относительно мало. Ну можно внешнюю параллельную флешку.

[dos622]

Запихнуть процессор в FPGA можно (и это бывает удобно), но разбираться со всем этим и отлаживать будет сложнее (да и по стоимости комплектации дороже), чем повесить к готовому контроллеру небольшую CPLD.

Может и так. Но это уже варианты. Нужно же остановится на каком то варианте.
Есть вполне навороченный Starter Kit Spartan 3AN - там и Ethernet и USB и еще много чего есть.
Лично меня не особо сильно огорчает, что несколько месяцев придется напрягать мозги на освоение.
Преимущество вижу в другом - десяток разных корпусов приходится покупать у 4-5 фирм поставщиков.
Доставка сейчас подорожала - 600-800 рублей берут. Проекты тоже время-от времени - нет замкнутого цикла.
А если засунуть все в один девайс, то только по доставке будет экономия около сотни долларов. Ну и гемморой на тему - сегодня есть, завтра нет - привезут через 2 месца и т.д. Партии то компонентов небольшие у нас. Получается, что логистика выходит на первый план.

Но учтите, этой памяти там относительно мало.

Судя по описанию - там ее мегабайты.

[vik0]

Судя по описанию - там ее мегабайты.

мегабиты

[o-henry]

Судя по описанию - там ее мегабайты.

Бывают и такие. Только учтите: те кристаллы, у которых мегабайты, стоят килобаксы.

[SM]

Судя по описанию - там ее мегабайты.

Ага, и цена ее - килобаксы Там распределенной памяти порядочно, но она за счет возможности реализации логики. Тут же речь идет о блочной памяти.

[dos622]

Тут же речь идет о блочной памяти.

Хорошо.
Сколько блочной памяти в Spartane 3AN - которую можно использовать для программ микропроцессора?

[SM]

Сколько блочной памяти в Spartane 3AN - которую можно использовать для программ микропроцессора?

А в даташит заглянуть не пробовали? От 54 килобит в самой мелкой ПЛИС, до 576 килобит в самой толстой. После чего из этого вычесть объем всего другого ОЗУ, которое нужно будет в проекте.

[dos622]

А в даташит заглянуть не пробовали? От 54 килобит в самой мелкой ПЛИС, до 576 килобит в самой толстой. После чего из этого вычесть объем всего другого ОЗУ, которое нужно будет в проекте.

Еще не скачал даташит - пользуюсь пока рекламой на сайтах.
В моем случае, при использовании UART интерфейса будет около 8 кбайт (64 кбит).
Должно хватить.

[dos622]

Скопировал сегодня файл Xilinx_11.1_WebPack_SFD.
Все пока в норме.

Сообщение отредактировал dos622 - May 7 2009, 16:37

[Leka]

...Но забыто еще пара хороших семейств - LatticeXP и LatticeXP2 - неплохие ПЛИСки с флешом, лишенные вышеуказанных недостатков для тех, кто не обременен шефом/религией в выборе производителя.

А софт? Синтез старых верилоговских проектов для Xilinx у меня не прошел - описанную на верилоге(без примитивов производителя) память Synplify стал синтезировть, как распределенную, а не блочную...

[dos622]

Подскажите, а если я куплю Starter Kit Spartan 3AN - то там в комплекте есть пзагрузчик-шнурок для собственных проектов?
Читал-читал, непонятно.
Понятно, что в ПЛИС которая на той плате стоит будет загружаться. А если на свою плату - есть возможность код загружать с помощью этого набора?
Или еще придется покупать другой девайс?

[dm.pogrebnoy]

Загрузочный кабель USB для ПЛИС Xilinx стоит $225.00
см. http://www.xilinx.com/products/devkits/HW-USB-II-G.htm
поэтому в дешёвые киты он не входит.
Таким образом, без особых ухищрений (типа перерезания дорожек на плате для включения в JTAG цепочку других девайсов)
будет программироваться только ПЛИС стоящая на плате.

[Boris_TS]

Подскажите, а если я куплю Starter Kit Spartan 3AN - то там в комплекте есть пзагрузчик-шнурок для собственных проектов?
Читал-читал, непонятно.

На плвте Spartan-3AN Starter Kit есть встроенный Xilinx Embeded Platform USB Firmware Loader (если внимательно приглядеться, то это - ни что иное, как Platform Cable USB только размазанное по Spartan-3A/3AN Starter Kit). Через этот встроенный шнурок (Cypres + XC2R256) можно программировать в режиме JTAG и Spartan-3A(N), и Platform Flash.

А вот как бы этот встроенный шнурок приладить к программированию внешнишь устройств - не думал, т.к.:
1. У меня уже есть Platform Cable USB (в котором в качестве буфера используется XC2С256-6VQ100).
2. На плату встроена копия Platform Cable USB, а Xilinx уже снял эту версию шнурка с производства и сейчас выпускает Platform Cable USB II (в котором в качестве буфера (и еще знать бы чего ? но чего-то точно) используется XC3S200A-4FT256).
3. Platform Cable USB II стоит по моим меркам приемлемо (обычно эту сумму можно изыскать без особого ущерба даже на средней шабашке, работая на дому,.. ну а для самой мелкой фирмы такая сума просто несерьёзна, чтобы из-за неё жаться), и как только угроблю свои Platform Cable USB, или выясню, что в них чего-то существенно не хватает, то куплю себе Platform Cable USB II.

[dos622]

Понемногу проясняется ситуация.
Есть еще "шнурки" для LPT порта - стоят недорого, наверное есть причины.
Медленно данные грузят?
Не поддерживают режим отладки JTAG?
Что еще?
Цена у них 20$, что теряем, если их купить, против 225$ за Platform Cable USB II?
Или есть ли смысл деньги тратить покупая USB II - против просто USB за 100$ (не фирменные)?

Сообщение отредактировал dos622 - May 10 2009, 13:45

[Leka]

http://electronix.ru/forum/index.php?showt...=61376&st=0

[Boris_TS]

Есть еще "шнурки" для LPT порта - стоят недорого, наверное есть причины.
Медленно данные грузят?
Не поддерживают режим отладки JTAG?
Что еще?

Недостатки LPT шнурка:
1. Вообще-то их несколько разновидностей и какой именно Вы имеете ввиду - неясно (компания Xilinx давно отозвала Parallel Download Cable III и IV с производства - поэтому что именно Вам предлагается - это большой вопрос).
2. Parallel Download Cable III хоть и делался очень просто, но он был рассчитан только на 5В JTAG/Serial Slave режимы (есть неофициальные вариации по замене буферов 74HC на что-то другое, но это неофициальная модификация).
3. Parallel Download Cable не поддерживает режим работы SPI.
4. Parallel Download Cable значительно тормознее USB.
5. LPT порт отмирает на современных машинах.
6. Так может случиться, что в скором времени новый soft перестанет поддерживать анахронизмы (в т.ч. и Parallel Download Cable).

Цена у них 20$, что теряем, если их купить, против 225$ за Platform Cable USB II?
Или есть ли смысл деньги тратить покупая USB II - против просто USB за 100$ (не фирменные)?

Platform Cable USB I и II могут работать в 3 режимах: JTAG, Serial Slave и SPI, правда есть маленькие отличия - в Platform Cable USB I SPI появился уже после разработки этого кабеля... и в первой версии шнурка в режиме SPI одна из ног имеет меньшую функциональность, чем во второй версии.
По поводу нефирменных шнурков - ничего не знаю, но я бы не рисковал - спокойствие, оно дороже 125$. Кто его знает, какие ноги у этих нефирменных шнурков имеют неполную (и на сколько ?) функциональность.

[dos622]

По поводу нефирменных шнурков - ничего не знаю, но я бы не рисковал - спокойствие, оно дороже 125$. Кто его знает, какие ноги у этих нефирменных шнурков имеют неполную (и на сколько ?) функциональность.

Да, конечно - такие мысли посещают.
А вот интересная ссылка: http://www.xess.com/
Там переходник LPT-USB есть.
Такая штука совместимая будет с "нормальным" USB (в том смысле, что через LPT не теряются ли возможности)?

PS Есть такая штука - недорогая, всего около 2200 рублей. "DL-JTAG-USB – интерфейсный кабель для программирования модулей фирмы Digilent на базе ПЛИС XILINX".
Будет она работать с Xilinx_11.1_WebPack?

Сообщение отредактировал dos622 - May 11 2009, 04:52

[Leka]

А софт? Синтез старых верилоговских проектов для Xilinx у меня не прошел - описанную на верилоге(без примитивов производителя) память Synplify стал синтезировть, как распределенную, а не блочную...

Соврал, пробовал ispLever7.0, а там Precision, а не Synplify.
ispLever 7.1/7.2 не пробовал.

[dos622]

Parallel Download Cable III хоть и делался очень просто, но он был рассчитан только на 5В JTAG/Serial

Нашел схемку этого шнурка:
http://www.xilinx.com/itp/xilinx4/data/doc.../appendixb.html
Для чего на выходе два разьема - JTAG Header и FPGA Header?
Для загрузки в один, а для отладки во второй?

[SM]

А софт? Синтез старых верилоговских проектов для Xilinx у меня не прошел - описанную на верилоге(без примитивов производителя) память Synplify стал синтезировть, как распределенную, а не блочную...

А софт - ISPLever + Synplify Pro. Насчет описания памяти конструкциями языка - так ничего удивительного. Описывать память конструкциями можно только, если описание полностью соответствует требованиями вендора к такому описанию. Тут я не советчик, я после того, как наобжигался, никогда память не описываю конструкциями языка, а только отдельным модулем памяти, как правило сгенерированным соответствующим memory compiler-ом. Так что что там хочет лэтис по этой части - увы. Я пас. Я только сгенерированные лэтисом модули юзаю.

Касаемо Precision - его результаты синтеза и без памятей в подметки синплифаю не годятся. Прецижн делает слишком оптимистичные оценки пост-PAR времянок, после чего ни один констрейн в ISPLever не сходится, особенно если они очень жестки.

Еще хард важен А это HW-USBN-2A , купленный без малейших проблем (в авнете цена что-то в районе 150 уе)

[Boris_TS]

Для чего на выходе два разьема - JTAG Header и FPGA Header?
Для загрузки в один, а для отладки во второй?

JTAG Header - используется для работы по JTAG интерфейсу (днунаправленный обмен данными с цепочкой устройств, и совсем не обязательно ПЛИС).
FPGA Header - используется только для конфигурирования FPGA в режиме Serial Slave. Давно были такие Spartan (первый), и чтобы с ним связаться в режиме JTAG надо было изрядно помучаться... тогда Serial Slave очень хорошо помогал, сейчас JTAG является более функциональным.

В Platform Cable USB II Data Sheet есть картинка 11: Flying Wire Adaptor (Top) with Wires, на который Вы увидите, что назначение одних и тех же провод изменяется в зависимости от используемого режима работы шнурка.

Кстати, рекомендую внимательно проглядеть этот документ: в нем Вы сможете детально ознакомиться о возможных вариантах использования различных режимов работы шнурка; и возможно после этого, у Вас поубавиться желания купить что-то другое.

[dos622]

Кстати, рекомендую внимательно проглядеть этот документ: в нем Вы сможете детально ознакомиться о возможных вариантах использования различных режимов работы шнурка; и возможно после этого, у Вас поубавиться желания купить что-то другое.

Тут возможны варианты конечно, но цена для LPT около 500-600 рублей, USB -2200 руб. а этот USB II стоит около 15000 рублей. Пока не могу понять трицатикратного преимущества. Может это имеет смысл для непрерывного создания продукта, а для разовой "затеи" - стоит ли палить деньги, целый ноутбук можно купить (на процессоре Атом).

[dm.pogrebnoy]

DOS622
Фирменный Parallel Cable IV от Xilinx стоит не 500-600 рублей, а 125 баксов
http://www.xilinx.com/products/devkits/HW-PC4.htm,
а то что вам предлагают за эти деньги скорее всего реализация найденной вами схемы Parallel Cable III.

Parallel Cable III поддерживает напряжение питания только 5В,
и конфигурирование с помощью него современных FPGA типа Spartan3 (3A,3AN)
и Virtex4(5) невозможно.

Можно нарваться на дешёвые USB программаторы сторонних производителей например Digilent, но они не будут поддерживаться ISE.

Поэтому если не хотите проблем с программированием новых FPGA и совместимости с софтом рекомендую приобрести
либо более дешёвый и более медленный Xilinx Parallel Cable IV либо Xilinx Platform Cable USB I (II).

P.S. не обязательно покупать кабель в Терраэлектронике или других розничных магазинах, можно заказать его со склада в США у "возильшиков" типа abnuniversal.ru. Тогда получите цену более приближённую к цене производителя.

[Leka]

для разовой "затеи" -

достаточно стартер-кита.

[Leka]

Скачал ispLever Starter 7.2, та-же история - застревает на синтезе памяти 2к*36 (проект, проверенный на ISE9/11 и в железе на разных чипах)

Сообщение отредактировал Leka - May 12 2009, 19:37

[manul78]

Блин, вот тоже втянулся...
Никогда с ПЛИСинами неработал, поэтому полный ноль. Сталкивался только с самыми примитивными
типа PAL16V8 , и никак понять не могу как их программировать, и как их читать ?
Для меня такие "примитивы" самое то ! Обвязка для Атмеловских МК простого типа, Атмега8, 16 например.
Что посоветуете ? Отказаться сразу от CPLD, и сразу начать с FPGA ?
Но у меня "задачки" очень простые, и ПЛИС-ины мне нужны как дешифраторы и пр. мелочевка.
Что скажите ?

[Leka]

Обвязка для Атмеловских МК простого типа, Атмега8, 16 например.
Что посоветуете ? Отказаться сразу от CPLD, и сразу начать с FPGA ?
Но у меня "задачки" очень простые, и ПЛИС-ины мне нужны как дешифраторы и пр. мелочевка.
Что скажите ?

В мелкую FPGA с блочной памятью легко влезет простой МК, проблема только с софтом.
Другая проблема м/б с питанием - FPGA требуют 2-3 питания.

[SM]

Что посоветуете ? Отказаться сразу от CPLD, и сразу начать с FPGA ?
Но у меня "задачки" очень простые, и ПЛИС-ины мне нужны как дешифраторы и пр. мелочевка.

Не отказывайтесь от CPLD. Вам для таких задач в 99% случаев хватит серий MAX3000 или (кстати FPGA-based) MAX-II. А перейти потом на FPGA, если будут задачи посерьезнее, не будет никаких проблем. Софт тот же, описания делаются теми же методами и/или на тех же языках, средства конфигурирования/прошивания (JTAG) - те же. Просто используйте то, что выгоднее в конкретном проекте. Кстати, в отличие от PAL/GAL, для работы с которыми нужен отдельный программатор с колодкой, куда вставлять микруху, все это программируемо/загружаемо внутрисхемно.

[manul78]

Не отказывайтесь от CPLD. Вам для таких задач в 99% случаев хватит серий MAX3000 или (кстати FPGA-based) MAX-II. А перейти потом на FPGA, если будут задачи посерьезнее, не будет никаких проблем. Софт тот же, описания делаются теми же методами и/или на тех же языках, средства конфигурирования/прошивания (JTAG) - те же. Просто используйте то, что выгоднее в конкретном проекте. Кстати, в отличие от PAL/GAL, для работы с которыми нужен отдельный программатор с колодкой, куда вставлять микруху, все это программируемо/загружаемо внутрисхемно.

Спасибо ! Я вот как раз остановился на MAX3000. Дешево и сердито !
А заливать их чем ? Байт бластером ? Или проще заказать недорогой фирменный кабель ?
Хочется не "самопал" а что-то под USB, т.к. рабочий компьютер у меня ноутбук.

[SM]

Скачал ispLever Starter 7.2, та-же история - застревает на синтезе памяти

Для того, чтобы проверить синтез, не надо качать исплевер, хватит синплифая. Для того, чтобы синтез памяти, описанный под ксилинкс, не застревал, его надо описать не так, как рекомендует ксилинкс, а как рекомендует лэтис. Или, чтобы изначально избегать подобных проблем совместимости, всегда пользоваться готовыми блоками памяти (например синтезаторы под asic-и Вам никогда в жизни блочную память не сгенерят по ее описанию).

Хочется не "самопал" а что-то под USB, т.к. рабочий компьютер у меня ноутбук.

Вроде ЭФО продавало недорогие усб-кабели баксов по 60. Да и усб-самопалы не проблема http://www.ixo.de/info/usb_jtag/

[dos622]

Если с самого начала, то лучше с начать с CPLD, а потом пересесть за FPGA. Хотя можно сразу и с FPGA.

В CPLD чип данные как в ПЗУ зашиваются?
Т.е. не нужно загружать их при включении питания?
Что можно запрограммировать на CPLD "по обьему" - микропроцессор, десяток счетчиков и т.д - как правильно оценить.

[SM]

В CPLD чип данные как в ПЗУ зашиваются?

Да. И не только в CPLD, а и в некоторые FPGA, например LatticeXP и XP2.

Т.е. не нужно загружать их при включении питания?

Да.

Что можно запрограммировать на CPLD "по обьему" - микропроцессор, десяток счетчиков и т.д - как правильно оценить.

Качаете даташит, смотрите количество триггеров (оно что в CPLD, что в ФПГА, как правило, повторяет и кол-во LE)....

[mempfis_]

В CPLD чип данные как в ПЗУ зашиваются?
Т.е. не нужно загружать их при включении питания?
Что можно запрограммировать на CPLD "по обьему" - микропроцессор, десяток счетчиков и т.д - как правильно оценить.

В CPLD конфигурационная память на борту - отпадает необходимость в загрузчике и загрузке прошивки каждый раз при включении питания. Т.е. послн подачи питания микросхема конфигурируется и сразу готова к работе.
Чтобы оценить сколько всего можно зашить в CPLD прикиньте сколько у вас в проекте будет триггеров - это и будет приблизительное число занятых блоков. Заметил что в MAX3000 добавление одного пина также отнимает блок (в MAXII такого не наблюдается).

[dos622]

В CPLD конфигурационная память на борту

А в Spartan 3AN - память тоже на борту.
Или это совсем другое?

Ну вот в серии 9500 пишут, что триггеров от 36 до 288 штук.
Но это же мало - на 36 триггерах - штук 8 счетчиков можно только слепить и это все?

[SM]

А в Spartan 3AN - память тоже на борту.
Или это совсем другое?

Да, там тоже память на борту, но это совсем другое. Эта память там выполнена в виде второго кристалла (обычная конфиг-ПЗУ), сидящего флип-чип-ом на первом (обычном спартане), таким образом защищенность системы никакая. В отличие от остальных, у кого флеш расположена на одном кристалле с матрицей (включая и другие FPGA с конфиг-памятью, а не только CPLD).

Но это же мало - на 36 триггерах - штук 8 счетчиков можно только слепить и это все?

Для чего-то мало, а для чего-то и даже излишне. Все зависит от задачи.

[Boris_TS]

А в Spartan 3AN - память тоже на борту.
Или это совсем другое?

Spartan 3AN - это сборка Spartan 3A + Flash ROM в одном корпусе. Кстати этот Flash ROM размером на 2 с небольшим прошивки, при желании можно использовать вторую половину Flash ROM для своих собственных нужд.

Замечу, что и CPLD и сборки FPGA + Flash ROM - сразу после подачи питаний загружаются - время загрузки невелико, но оно есть и забывать об этом крайне черевато. В это время для обоих семейств ПЛИС (и CPLD, и FPGA) необходимо какими-то внешними способами удерживать "правильные" состояния на их выходах, чтобы остальная схема на дискретных элементах не сходила с ума.

Ну вот в серии 9500 пишут, что триггеров от 36 до 288 штук.
Но это же мало - на 36 триггерах - штук 8 счетчиков можно только слепить и это все?

Ну... на 36 триггерах можно и один 36 разрядный счетчик собрать - больше места не останется...

Да это и всё. Но есть задачи в которых больше и не нужно. Кстати 9500 - это достаточно древнее семейство, из Xilinx CPLD стоит глядеть на XPLA3 (CoolRunner) или сразу на CoolRunner II - у этих ПЛИС существенно лучше организован генератор логических функций. В XPLA3 более развита система цепей управления, а CoolRunner II хоть и имеет цепи управления схожие с 9500, но работает заметно быстрее + еще есть некоторые мелкие вкусности, которых у более ранних Xilinx CPLD - нет.
Еще надо имеет в виду, что CPLD труднее вскрыть, чем сборки FPGA + Flash ROM – для ряда задач это существенно.

[SM]

чем сборки FPGA + Flash ROM – для ряда задач это существенно.

А, если не секрет, какие еще есть сборки FPGA+ROM, кроме этого спартана? На сколько мне известно, все остальные микросхемы это однокристальные решения.

Замечу, что и CPLD и сборки FPGA + Flash ROM - сразу после подачи питаний загружаются

Нет. Классические CPLD имеют прямую связь флеш-массива и ключей матрицы коммутации, и работают сразу после подачи питания, например GALxxVxx, MAX300A. Другое дело, что хиленькие FPGA (например Altera MAX-II) стали почему-то называть тоже CPLD, хотя они именно FPGA, поэтому к слову "CPLD" стоит относиться с большим недоверием, заглядывая в даташит, где под CPLD может скрываться мелкая сопливая FPGA.

[dos622]

Нет. Классические CPLD имеют прямую связь флеш-массива и ключей матрицы коммутации, и работают сразу после подачи питания,

А у Xilinx, для загрузки матрицы CPLD, используют специальные "шнурки"?
Мне непонятно зачем нужно столько модификаций этих кабелей загрузочных?

[SM]

А у Xilinx, для загрузки матрицы CPLD, используют специальные "шнурки"?

Не знаю, что там у этого xilinx. У альтеры, как и у lattice любым JTAG-кабелем можно зашить любой чип, лишь бы с уровнями в JTAG-интерфейсе все совместимо было.

[manul78]

По вашим советам связался c ЭФО и заказал там USB-BLASTER...

Пришел ответ, и спрашивают "а еще чего брать будешь ?"

Я вот решил начать с MAX3000A и MAX II , только там модификаций целая гора...

С каких именно посоветуете начинать ? Я ведь практически ноль в них...
Какие попроще и в монтаже и в обвязке ?

[SM]

Какие попроще и в монтаже и в обвязке ?

Что касается обвязки - все одинаковы. Она им просто не нужна, кроме качественного питания. Касаемо монтажа, это уж сами выбирайте, что в Ваших условиях проще. Касаемо объема - для начала надо брать по принципу "много - не мало". И, учтите, их флеш не живуча, перешивок так 100, и возможен кирдык. Так что упор надо ставить на симуляцию при отладке.

[Boris_TS]

Нет. Классические CPLD имеют прямую связь флеш-массива и ключей матрицы коммутации, и работают сразу после подачи питания, например GALxxVxx, MAX300A. Другое дело, что хиленькие FPGA (например Altera MAX-II) стали почему-то называть тоже CPLD, хотя они именно FPGA, поэтому к слову "CPLD" стоит относиться с большим недоверием, заглядывая в даташит, где под CPLD может скрываться мелкая сопливая FPGA.

Нууу,.. моё дело внимательно читать и вовремя ссылаться, а также сеять тени сомнений: "действительно ли "оно" работает так, как планировалось и никак иначе ???"

Читаем в XAPP440 - Power On Behavior of Xilinx CPLDs третий абзац:
CPLDs must reset to a known state and load an internal configuration pattern (EPROM) into volatile logic cells (SRAM), extremely quickly, to appear ”instantaneously on.” In the case of CoolRunnerTM CPLDs, to save power, internal EPROM cells are powered down after configuration. Configuration is also performed in XC9500TM, XC9500XLTM, and XC9500XVTM CPLD families as the power supply voltage rises, though due to architecture differences the mechanics are significantly different. Loading the EPROM into volatile memory saves power, but comes with the price of extended configuration time. To speed up configuration, a fast state machine starts early – when the VCC is about two-thirds of the way to VCCMIN. This presents a gap in output pin tracking, as the pins remain unconfigured until the configuration point. They become configured when their SRAM cells are loaded.

Xilinx позиционирует XC9500xxx - как классические CPLD, т.е. CPLD с PAL архитектурой генератора логических функций.
XPLA3 - это CPLD с заимствованной (вроде как у Philips) более мощной архитектурой генератора логических функций (PLA).
CoolRunner II - это уже гибрид классических разработок Xilinx (XC9500xxx) с достаточно прогрессивной заимствованной PLA архитектурой - единственным заметным недостатком является наличие питания ядра (1.8В), зато есть возможность работать с разными стандартами ног ввода/вывода (от 3.3В до 1.5В).

А Вы действительно уверенны что у Alter'ы не используется точно такой же подход к энергосбережению к "классических" CPLD ?

А у Xilinx, для загрузки матрицы CPLD, используют специальные "шнурки"?

Можно и так сказать. Но я бы сказал, что используется "обычный" Xilinx JTAG шнурок, который может работать с нужными уровнями... В общем случае можно программировать ПЛИС и до установки её на плату (т.е. запрограмировал CPLD и продал, как некое законченное изделие).

Мне непонятно зачем нужно столько модификаций этих кабелей загрузочных?

Так получилось... Ну если окунуться в историю, то мне кажется дело было так (официально я не смог найти ни подтверждения, ни опровержения этих домыслов):
0. Жил был хитрый device - HW130, который позволял программировать микросхемы в сменных панельках. Этот device был хитрый и дорогой.
1. Поэтому, когда я начинал работать с Xilinx, то использовал простой и эффективный Parallel Download Cable III - штука на 2 буферах цепляющаяся к LPT порту машины (собранная своими руками, естественно), но эта штука могла работать только с 5В уровнями сигналов. Есть неофициальные модификации, которые позволяют использовать и 3.3В - но это уже в большинстве случает насилие над LPT портом, а серьёзная фирма на это пойти не могла.
2. Посему появился Parallel Download Cable IV - уж не помню до какого предела по вольтам он работал - но этот шнурок уже мог работать не только с 5В стандартами, ну и конечно он работал заметно быстрее, чем его предшественник.
3. Был еще хитрый Multy Links Pro - но т.к. он был не дешевый, то я с ним не встретился. Похоже это единственный кабель который позволял работать с FPGA в параллельном режиме.
4. Затем появились USB шнурки. Я познакомился только с Platform Cable USB (1). В этих кабелях уже была предусмотрена возможность динамического обновления прошивки Cypres, поэтому они достаточно долго продержались. Вдобавок, он работал существенно быстрее Parallel Download Cable IV.
5. Сейчас производиться только Platform Cable USB II. Местное обсуждение тут: Xilinx® Platform Cable USB II

[SM]

И Вы действительно уверенны что у Alter'ы не используется точно такой же подход к энергосбережению к "классических" CPLD ?

Я, собственно, тут тоже дальше даташитов не хожу...
"Signals can be driven into MAX 3000A devices before and during power-up without damaging the device. In addition, MAX 3000A devices do not drive out during power-up. Once operating conditions are reached, MAX 3000A devices operate as specified by the user"

Отсюда следует однозначный вывод, что никакой пересылки никуда не происходит. Как только "operating conditions" - так сразу as specified by user. И, думаю, это причина того, что флеш совершенно не живучая к перезаписи, благо она должна быть раскидана по всему кристаллу. А вот MAX-II - совершенно официально пересылает, но и имеет архитектуру циклона.

А так спасибо за инфу. Я не знал, что кулранер делает перегрузку в ОЗУ. Я думал, он честный.

[manul78]

И, учтите, их флеш не живуча, перешивок так 100, и возможен кирдык. Так что упор надо ставить на симуляцию при отладке.

Спасибо ! Учту, что надо брать "горсть" штук по 10...
(да, это не атмеловский МК. У меня валяется отладочная плата ATiny2313, дык я на ней два года эксперименты
проводил, по 50 раз иногда в день "заливал" и ничего, до сих пор работает...)

Кстати с монтажем как, я вот решил для начала EPM3032 взять...

С софтом тоже не знаю ничего... Из ЭФО парень говорит бери QuartusII...

Только для начинающего он дороговат, хотя если хороший продукт - то и денег не жалко.

Что скажите ?

[SM]

Кстати с монтажем как, я вот решил для начала EPM3032 взять...

Тогда уж 3064 в том же корпусе. А то на 32-х триггерах особо и не разгуляешься...

С софтом тоже не знаю ничего... Из ЭФО парень говорит бери QuartusII...

Так а сейчас других вариантов и нет. Предыдущая среда (максплюс) устарела морально и физически очень давно.

Только для начинающего он дороговат

Ну... Эт-та... Как бы так сказать... Ну в общем не российская проблема

[Leka]

С софтом тоже не знаю ничего... Из ЭФО парень говорит бери QuartusII...
Только для начинающего он дороговат, хотя если хороший продукт - то и денег не жалко.

Quartus2 Web edition для Альтеры, и ISE WebPACK для Xilinx - бесплатны и не требуют лицензии.

Сообщение отредактировал Leka - May 15 2009, 19:02

[SM]

Quartus2 Web edition для Альтеры, и ISE WebPACK для Xilinx - бесплатны и не требуют лицензии.

Ага, как и ISPLever starter для lattice.

[Boris_TS]

Касаемо объема - для начала надо брать по принципу "много - не мало". И, учтите, их флеш не живуча, перешивок так 100, и возможен кирдык.

Учту, что надо брать "горсть" штук по 10...

А если взять CoolRunner (XPLA3), то можно и на железяке:
NPE Program/erase cycles (Endurance) MOSIV devices 1,000 - Cycles
NPE Program/erase cycles (Endurance) UMC devices 10,000 - Cycles

Насколько я помню в настоящее время уже почти все CoolRunner 1 (а может и все - надо уточнять) переехали на завод UMC.

Так что упор надо ставить на симуляцию при отладке.

Конечно, надо при любом случае упор делать на симулятор - микросхемы они такие: закоротил один выход на другой - и труп, в лучшем случае калека, ну или если совсем повезет то и выживет... но где гарантия, что закороченные выходы не подкоптились (деградировали) ?

Только для начинающего он дороговат, хотя если хороший продукт - то и денег не жалко.
Что скажите ?

Если Xilinx, то ISE Web Pack. В версии 11.1 практически идентичен ISE Logic (полноценной версии) за вычетом крупных кристаллов.

Я, собственно, тут тоже дальше даташитов не хожу...

Хм... а почему тоже ? Я с Alter'ой принципиально не работают - по сему и искать не собираюсь. А для Xilinx нашел и указал место где наиболее детально описано, что же происходит при Powerup внутри ПЛИС, а то ведь в первых версиях документации про CoolRunner тоже писалось, что он де загружает в триггера начальные значения... и ни слово про энергосбережение и копирование прошивки.

"Signals can be driven into MAX 3000A devices before and during power-up without damaging the device. In addition, MAX 3000A devices do not drive out during power-up. Once operating conditions are reached, MAX 3000A devices operate as specified by the user"

Отсюда следует однозначный вывод, что никакой пересылки никуда не происходит. Как только "operating conditions" - так сразу as specified by user. И, думаю, это причина того, что флеш совершенно не живучая к перезаписи, благо она должна быть раскидана по всему кристаллу.

Вот отсюда и моё сомнение: а что именно в этот powerup входит в MAX3000 ? Это надо на времянки powerup смотреть, может около них и будет чего интересного написанно. А то мало ли какое там заподло не очень афишируемое порылось... Еще, конечно, бывает в Eratta всякие приколы пишут... А вот в Datasheet об этих приколах, естественно, - ни слова.

А так спасибо за инфу. Я не знал, что кулранер делает перегрузку в ОЗУ. Я думал, он честный.

Не только Coolrunner, но и вообще все Xilinx CPLD, включая "классические" XC9500. Что заставляет меня думать (пока не удостоверюсь в обратном), что и в Alter’е в этой powerup процедуре может быть что-то аналогичное...

Для заметки: CoolRunner 1 практически превосходят MAX3000 (и из-за PLA, и из-за более развитой системы управляющих сигналов: например в MAX3000 нельзя использовать внутренний глобальный clock,.. а в XPLA3 - можно,.. и не только clock, но и еще ряд очень полезных сигналов). Да и по ногам они совместимы в пользу CoolRunner 1... единственным тонким местом остается цена.
Кстати, на Lattice тоже стоит посмотреть.

[manul78]

Quartus2 Web edition для Альтеры - бесплатны и не требуют лицензии.

Я только не понял, ему для работы постоянно нужен интернет ? Что значит Web Edition ?
Или он Limited edition какой ?
В чем фокус ?
Вот Атмеловский AVRStudio - всегда бесплатный ! Без всяких ограничений.

[SM]

Я с Alter'ой принципиально не работают - по сему и искать не собираюсь.

А за что ее так? Мне вот лично все равно, подо что писать. Только так пока сложилось, что не было ни одного проекта, который был бы эффективнее решался на xilinx. Будет такой проект - так я сразу. Меня ни начальство не держит (ибо нет его), ни религия. Вот очередной проект наметился, так LatticeXP2, за его корпус 8х8 мм при флеше внутри....

а что именно в этот powerup входит в MAX3000 ?

По разъяснению саппорта - время от момента включения питания до того, как питание достигнет минимально допустимой рабочей границы, вне зависимости от его скорости нарастания, тоже касается всех MAX7000. А документов с такими подробностями на них нету, ибо подробностей нет. Зато, из недостатков есть первое, что в отличие от кулранеров и ispMACH 4000Z, они жрут в статике больше, а второе вот: "All registers are cleared upon power-up. By default, all registered outputs drive low when the device is powered up. You can set the registered outputs to drive high upon power-up through the Quartus® II software. Quartus II software uses the NOT Gate Push-Back method, which uses an additional macrocell to set the output high. To set this in the Quartus II software, go to the Assignment Editor and set the Power-Up Level assignment for the register to High." т.е., если коротко, хочешь power up high - придется затратить лишнюю ячейку, что бы проинвертировать выход триггера, который сам не умеет пауер-ап-иться в high.

Что касается lattice - а именно ispXPGA, ispXPLD, ispMACH 4000, ispGDX2 - они как и xilinx, SRAM based, о чем там с гордостью рассказано как о каком-то достижении, как будто это какой-то мегаплюс (нет бы придумали экономию энергии без перегрузки в SRAM, зато надежность выше, как у честных), а вот GAL, ispGAL и ispMACH 4A5 честные. В общем честных CPLD по большому счету не так и много осталось, говоря про большинство, я, похоже, был не прав, оперируя устаревшими данными, примерно 2005-6-го года.. Я, кстати, до этого разговора считал кулранеров честными, и держал их на примете если что. А тут облом, ну зато знать буду.

Что значит Web Edition ?

Это значит, что он на халяву в интернете лежит Разумеется limited, не поддерживает монстрокристаллы, нету версий linux/unix.

[Leka]

Ага, как и ISPLever starter для lattice.

ispLever требует лицензии(хотя и бесплатной), привязанной к физ.адресу.

Провел сравнение Xilinx vs Lattice (и XST vs Synplify) для урезанного проекта(выкинул периферию, чтобы меньше вставок блочной памяти для Synplify делать):
36-разрядный софт-процессор с 2К слов памяти программ/данных + уарт. Результат после P&R:
FPGA: XC3S500E-5 <--> LFXP2-8E-7
slice: ~270 <--> ~340
LUT: ~400 <--> ~500
Max clock: ~100MHz <--> ~115MHz.
Хотел еще сравнить XST vs Synplify для одного и того-же кристалла (Xilinx), но раз с Synplify проблемы с описанием памяти - а ну его нафиг.

[dos622]

По вашим советам связался c ЭФО и заказал там USB-BLASTER...

Эта штука только для Альтеры годится?
Сколько, вам сказали, стоит этот шнурок?
Видел в терраэлектронике шнурок USB (DIGILEND?) - там написано "для Xilinx". Цена на сайте вывешена - 2295 кажется, по факту обычно бывает дороже (маркетинг типа).

Я познакомился только с Platform Cable USB (1). В этих кабелях уже была предусмотрена возможность динамического обновления прошивки Cypres, поэтому они достаточно долго продержались. Вдобавок, он работал существенно быстрее Parallel Download Cable IV.

Для того чтобы "попробовать" на базе - WebPACK_11.1, для CPLD (кулранер) или FPGA (Spartan 3E), какой лучше шнурок взять (понятно, что лучше USB II ) - Parallel Download Cable IV будет работать с этой программой?
Если да, то что мне нужно переделать в схеме Parallel Download Cable III (тут выкладывал), что бы оно работало с указанными ИМС?
Или может есть выложенные схемы Parallel Download Cable IV?
Например фирма STARTERKIT.RU продает шнурок для стартового набора на Spartan 3E - и они выложили эту схему.
Это и есть Parallel Download Cable IV?

Прикрепленные файлы

 sk_xilinx_jtag.pdf ( 26.98 килобайт ) Кол-во скачиваний: 40

 

[Boris_TS]

А за что ее так? (Alter'у) Мне вот лично все равно, подо что писать.

Так случилось, что я долго работал в областях, где требуется выжимать их кристаллов предельное быстродействие. Т.к. синтезаторы всё-таки глупее человека, то мне пришлось достаточно много полазить на брюхе по кристаллам (при помощи Xilinx FPGA Editor'а) и по изучать получающиеся размещение и разводку различных фрагментов схемы. В результате я состряпал библиотеку для синтеза сильно оптимизированных компонентов под конкретные кристаллы: помимо прямого использования примитивов элементы библиотеки очень плотно набиты constraint'ами. Так случилось, что у Alter'ы не было (а может и сейчас нет) constraint'а тика RLOC (задающим относительное положение примитивов). Да и распределенной памяти у Alter'овских FPGA - нет, а я её активно использую... Я бы сказал у Alter'ы кристаллы Cyclon x примитивнее, чем аналогичные Startan X - конечно, более примитивные кристаллы стоят дешевле... А мне лично больше нравиться более хитровыдуманные кристаллы, где, если что-то не захотело работать на нужной частоте, можно переделать (полазив на брюшке по кристаллу, или даже просто поднабив нежными constraint'ами поплотней) так, что оно заработает.

Как недавно выяснилось, старые библиотеки (рожденные для Virtex-E/Spartan-2E) очень быстро удалось переделать под Spartan-3x. А из-за того, что для Spartan-3x появились новый вкусные constraint'ы и изменилась в лучшую сторону относительная адресация примитивов при работе RLOC - то моей библиотекой стало значительно проще пользоваться, да и сама она упростилась. Полагаю, что когда выродятся Virtex-6 и Spartan-6, то адаптация тоже займет не более 1-2 дней, для переделки всех элементов библиотеки (порядка 50 entity и 80 architecrute).

т.е., если коротко, хочешь power up high - придется затратить лишнюю ячейку, что бы проинвертировать выход триггера, который сам не умеет пауер-ап-иться в high

Это тоже ну никак не хорошо. При использовании XST (Xilinx Synthesys Technology) достаточно в начальное состояние вписать :=’1’; и триггер проинициализируется единицей. Соответственно даже в CoolRunner 1 не тратиться ни одна лишняя логическая ячейка.
У CoolRunner 1 свои недостатки, на мой взгляд основным недостатком является наличие неотключаемого HalfLatch в каждом выходе, и необходимость (как и в MAX3000) неиспользованные входные ноги Global Clock ни в коем случае не бросать в воздухе. В CoolRunner II этого безобразия уже нет. Хотя, опять-таки лично мне, этот HalfLatch ни разу не помешал.

Для того чтобы "попробовать" на базе - WebPACK_11.1, для CPLD (кулранер) или FPGA (Spartan 3E), какой лучше шнурок взять (понятно, что лучше USB II ) - Parallel Download Cable IV будет работать с этой программой?
Если да, то что мне нужно переделать в схеме Parallel Download Cable III (тут выкладывал), что бы оно работало с указанными ИМС?

В чистом виде работа с Parallel Download Cable III при питании 3.3В замучает LTP порт. Чтобы этот кабель нормально работал по 3.3В интерфейсу необходимо заменить буфера на те, которые при питании 3.3В не будут засаживать 5В выходной сигнал LPT порта. Вроде для этой цели применялись Philips 74AHC, но точно не помню... если порыться на этом форуме, то Вы сможете найти советы по правильной модификации этого шнурка. По поводу Spartan-3E – я не знаю сможет ли он работать с JTAG 3.3В – могут быть проблемы, а вот Spartan-3A(N) точно может у будет работать с JTAG 3.3В.

Или может есть выложенные схемы Parallel Download Cable IV?

На сколько я помню, Parallel Download Cable IV очень похож внутри на Platform Cable USB (т.е. тоже на базе ПЛИС), но только имеет не USB интерфейс, а EPP (или даже ECP) – поэтому делать такое на коленках себе дороже.

Например фирма STARTERKIT.RU продает шнурок для стартового набора на Spartan 3E - и они выложили эту схему.
Это и есть Parallel Download Cable IV?

Неее.... - это черт знает что: даже более ущербная версия даже чем старючий Parallel Download Cable III. Ну а чтобы LPT дубу не врезал, они положили последовательные резисторы – это не есть хорошо, хотя и не смертельно.

А XPLA3 (CoolRunner) - он вообще 5В толерантен - когда я с ним работал, я его через JTAG 5В программировал, но лучше конечно заменить буфера на правильные и тогда работать с JTAG 3.3В. А когда освоите простые ПЛИС подумайте, может всё-таки купить фирменный кабель у официальных представителей Xilinx ? (Для СНГ - это будут AV-Net и Inline Group).

[dos622]

В чистом виде работа с Parallel Download Cable III при питании 3.3В замучает LTP порт. Чтобы этот кабель нормально работал по 3.3В интерфейсу необходимо заменить буфера на те, которые при питании 3.3В не будут засаживать 5В выходной сигнал LPT порта.

Допустим со сторонвы LPT всегда 5 v.
Со стороны FPGA можно сделать чтобы уровни автоматически "подстраивались", можно "вставить" недорогой МК и измерять напряжение этих уровней.
Или на плате адаптера шнурка поставить несколько разьемов - для 1.8 В, для 3.3 В, для 5 В - в зависимости от типа используемого FPGA (его питания), можно сунуть кабель в нужный разьем.
А можно поставить переключатель напряжения питания.
Согласование уровней 5V LPT порта - это единственная проблема? Или есть еще что-то?

[Boris_TS]

Допустим со сторонвы LPT всегда 5 v.
Со стороны FPGA можно сделать чтобы уровни автоматически "подстраивались", можно "вставить" недорогой МК и измерять напряжение этих уровней.
Или на плате адаптера шнурка поставить несколько разьемов - для 1.8 В, для 3.3 В, для 5 В - в зависимости от типа используемого FPGA (его питания), можно сунуть кабель в нужный разъем.
А можно поставить переключатель напряжения питания.
Согласование уровней 5V LPT порта - это единственная проблема? Или есть еще что-то?

Думаю, что для Parallel Download Cable III единственной проблемой является выбор "правильных" буферов, может быть понадобиться сделать 2 каскадное преобразование (для работы с 2.5В и 1.8В). Конечно, Parallel Download Cable III будет работать значительно медленнее, чем более поздние шнурки, но в то же время он пока еще поддерживаться ISE, и об отмене поддержки пока никто не заикался.

Может так случиться, что проще всего сделать парочку разных шнурков, расcчитанных на 5В-3.3В и 2.5В-1.8В, хотя 1.8В - это экзотика.

А большей скорости работы захочется тогда, когда Вы станете использовать большие ПЛИС или будете использовать ILA (Integrated Logic Analiser - т.е. встраиваемый в FPGA логический анализатор). А когда (и если) Вы будете с ПЛИС серьёзно, то думаю быстро дозреете купить фирменный шнурок.

Вот тут как раз обсуждался момент про буфера... CoolRunner-II, Как быстро разработать прошивку и залить? Если появятся какие-то сомнения то попробуйте написать модератору в личку - так быстрее подскажет.

[SM]

проблемой является выбор "правильных" буферов, может быть понадобиться сделать 2 каскадное преобразование (для работы с 2.5В и 1.8В).

После выхода микросхем SN74LVC2T45 все проблемы с выбором буферов снимаются на раз. Обе ее стороны работают от 1.65 и вплоть до 5 вольт.

Это тоже ну никак не хорошо. При использовании XST (Xilinx Synthesys Technology) достаточно в начальное состояние вписать :=’1’; и триггер проинициализируется единицей. Соответственно даже в CoolRunner 1 не тратиться ни одна лишняя логическая ячейка.

Да, разумеется это недостаток в сравнении с другими, но это обязательная плата за без-SRAM-овую честность структуры CPLD и работу в режиме сразу по нормализации питания.

[dos622]

После выхода микросхем SN74LVC2T45 все проблемы с выбором буферов снимаются на раз. Обе ее стороны работают от 1.65 и вплоть до 5 вольт.

Тогда и резисторы на входе (со стороны LPT) - не нужны? В схеме starterkit.ru возможно и стоит такая ИС?

Да, разумеется это недостаток в сравнении с другими, но это обязательная плата за без-SRAM-овую честность структуры CPLD и работу в режиме сразу по нормализации питания.

Так понимаю, что Альтеровские CPLD, в этом смысле - лучше?

[SM]

Так понимаю, что Альтеровские CPLD, в этом смысле - лучше?

Не только альтеровские, но и часть lattice. Да, они не занимаются перезагрузкой в SRAM из внутреннего EE после подачи питания, и готовы к работе сразу же. За счет более высокого потребления и за счет отсутствия опции "power up high" без лишних затрат логики.

Тогда и резисторы на входе (со стороны LPT) - не нужны? В схеме starterkit.ru возможно и стоит такая ИС?

Нужны. Это элементы защиты.

[dos622]

Нужны. Это элементы защиты.

В даташите SN74LVC125A на первой странице вверху слева написано - Inputs Accept Voltages to 5.5 V.
Это я так понимаю можно ставить эту микросхему без проблем с питанием 3.3 В и подавать на вход до 5.5 вольт?
По типу она одинакова с примененной фирменном шнурке.

Прикрепленные файлы

 sn74lvc125a.pdf ( 737.33 килобайт ) Кол-во скачиваний: 31

 

[SM]

Это я так понимаю можно ставить эту микросхему без проблем с питанием 3.3 В и подавать на вход до 5.5 вольт?

Да. Но, повторю еще раз, SN74LVC2T45 лучше, так как делает честную трансляцию уровней. Раньше, до ее выхода, согласен, LVC125 была вне конкурренции, но теперь в ее применении нет смысла.

[azmun]

В продолжение топика. Кто юзал Starter Kit Spartan 3AN. Как он для освоения новичку работы с FPGA? Проекты какой сложности можно
реализовать на том чипе (700т вентилей) и окружающей памяти? Есть желание реализовать цифровой фильтр на ПЛИС для обработки низкочастотных сигналов от физической установки
Хватит ли ресурсов?

[tema-electric]

Хватит ли ресурсов?

Смотря какая частота выборок, какой порядок фильтра и какая разрядность данных .

Если есть встроенные умножители, то пойдёт. Хотя это не обязательное требование. Опять таки насколько низкочастотные? Мегагерцы, килогерцы, Герцы? Может проще заюзать микроконтроллер Про фильтры ничего вам не скажу, скажу только что вроде MatLAB умеет генерить VHDL описание для цифровых фильтров. А синтезируемые они или нет Я не пробовал.