реклама на сайте
подробности

 
 
 
Reply to this topicStart new topic
> УВХ + интегратор, на чем бы сколхозить, чтоб не на рассыпухе совсем
slanted
сообщение May 29 2009, 21:46
Сообщение #1


Частый гость
**

Группа: Участник
Сообщений: 140
Регистрация: 2-01-08
Пользователь №: 33 768



Собственно, задача.
Есть три сигнала (все низковольтное без извратов):
* широкополосный аналоговый, строго положительный, полоса порядка 100Мгц;
* цифровой строб 1 (необходимая частота порядка 100КГц, скважность от 2 до 10), генерируется мной, так что полярность, уровень итп можно подстраивать;
* цифровой строб 2 (порядка 1000Гц, один короткий импульс за период), все аналогично стробу 1.
Необходимо проинтегрировать аналоговый сигнал, но только в те моменты, когда строб 1 равен 1 (ну или 0, неважно). По фронту строба 2 нужно произвести измерение наинтегрированного, по спаду сбросить все и подготовиться к следующему циклу измерения. Разрешение в 6-8 бит вполне устроит.

Очевидное решение -- поставить АЦП на несколько сотен MSPS, и считать все в цифре. Однако, хочется сэкономить на быстром АЦП и быстром DSP/FPGA и интегрировать в аналоге. Соответственно, вырисовывается несколько более другое решение, а именно: аналоговый коммутатор управляемый стробом 1 и подающий на вход интегратора либо сигнал либо 0, собственно интегратор, и микроконтроллер со встроенным АЦП, который и будет измерять результат и выдавать управляющие сигналы.

Основных вопросов два:
1. Можно ли это упаковать в один-два малоногих корпуса, не считая самого МК?
2. Аналоговое решение при таких параметрах вообще имеет смысл? Не уедет ли выходной сигнал интегратора за несколько сотен периодов, не придеттся ли долго и тщательно настраивать всякие там компенсации и смещения, и так далее?

ps. Пока писал, надумал третье решение: хрен с ней, с точностью, возьмем шустрый клок в ту самую сотню МГц, три компаратора (на 25%, 50% и 75% макс уровня) будем ими коммутировать выходы делителя частоты. Сколько натикает в итоге за период строба 2, то и будем считать измерением, но похоже здесь опять либо горка корпусов логики вырисовывается, либо fpga/cpld.
Go to the top of the page
 
+Quote Post
тау
сообщение May 30 2009, 07:26
Сообщение #2


.
******

Группа: Участник
Сообщений: 2 424
Регистрация: 25-12-08
Пользователь №: 42 757



В 2 корпуса получается.
Входной сигнал через ключ подаете на аналоговый интегратор , входной ключ управляется через строб1, в неактивном уровне строба1 сбрасываете накопленный интеграл через строб2 (раряжаете конденсатор). Интегратор для широкой полосы 100МГц и точности 6-7 бит можно делать на RC цепочке с малым уовнем выхода. Усилите перед АЦП с помощью ОУ. Итого ключи - 1 корпус , ОУ - 1 корпус. Если есть МК с АЦП то напряжение смещения ОУ можно учитывать\компенсировать в цифровом виде в фазе разряда интегрирующего кондера.
Ключи делать да хоть на СD4066 (561КТ3) или на более быстродействующих вещах типа 74HC4066 / Некоторые фирмы выпускают такие ключи с очень высоким соотношением Ron\Roff и достаточно малыми ёмкостями паразитными. Можно и какие нить навернутые ключи от AD посмотреть на крайний случай, смотря по длительности стробов.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 06:18
Рейтинг@Mail.ru


Страница сгенерированна за 0.01354 секунд с 7
ELECTRONIX ©2004-2016