|
|
  |
LPC1700 User manual, О чём так долго мечтали мы все |
|
|
|
Jun 8 2009, 09:32
|
Участник

Группа: Участник
Сообщений: 41
Регистрация: 29-08-05
Из: С-Петербург
Пользователь №: 8 055

|
Цитата(shahr @ Jun 8 2009, 13:30)  Дык с 5-го числа лежит !  Кстати кто-то говорил что там таймеры 16 бит ! Я чот не увидел, вроде нормальные 32 бита ??
Сообщение отредактировал miv - Jun 8 2009, 09:34
|
|
|
|
|
Jun 8 2009, 09:36
|

Частый гость
 
Группа: Участник
Сообщений: 128
Регистрация: 6-06-06
Из: Москва
Пользователь №: 17 793

|
Цитата(miv @ Jun 8 2009, 13:32)  Дык с 5-го числа лежит ! Кстати кто-то говорил что там таймеры 16 бит ! Я чот не увидел, вроде нормальные 32 бита ?? Это в STM32 таймеры 16 бит.
--------------------
wbw shahr
|
|
|
|
|
Jun 8 2009, 09:43
|
Участник

Группа: Участник
Сообщений: 41
Регистрация: 29-08-05
Из: С-Петербург
Пользователь №: 8 055

|
Цитата(shahr @ Jun 8 2009, 13:36)  Это в STM32 таймеры 16 бит. А !!!! Ну наверно.
|
|
|
|
|
Jun 8 2009, 10:31
|
Местный
  
Группа: Свой
Сообщений: 339
Регистрация: 26-10-04
Пользователь №: 985

|
Цитата(shahr @ Jun 8 2009, 13:30)  http://www.standardics.nxp.com/support/doc...ual.lpc17xx.pdfupd. Если заметите какие-либо явные ошибки, неточности или отсутствие важной информации, напишите, пожалуйста, сюда и продублируйте личным сообщением. На стилистику давайте внимания не обращать. Ну и как всегда реклама: Enhanced flash memory accelerator enables high-speed 100 MHz operation with zero wait states. Расходится с делом: Flash accesses use 5 CPU clocks. Use for up to 100 MHz CPU clock. Теперь ждем обновленные электрические характеристики, а то на самом вкусном пока TBD стоит....
|
|
|
|
|
Jun 8 2009, 10:46
|
Участник

Группа: Участник
Сообщений: 31
Регистрация: 13-03-07
Пользователь №: 26 123

|
Цитата(-=Sergei=- @ Jun 8 2009, 13:31)  Ну и как всегда реклама: Enhanced flash memory accelerator enables high-speed 100 MHz operation with zero wait states.
Расходится с делом: Flash accesses use 5 CPU clocks. Use for up to 100 MHz CPU clock.
Теперь ждем обновленные электрические характеристики, а то на самом вкусном пока TBD стоит.... Для доступа к памяти акселератор использует 5 CPU циклов на 100 МГц, а ядру отдает без задержек...
|
|
|
|
|
Jun 8 2009, 10:47
|
Участник

Группа: Участник
Сообщений: 41
Регистрация: 29-08-05
Из: С-Петербург
Пользователь №: 8 055

|
Цитата(-=Sergei=- @ Jun 8 2009, 14:31)  Ну и как всегда реклама: Enhanced flash memory accelerator enables high-speed 100 MHz operation with zero wait states.
Расходится с делом: Flash accesses use 5 CPU clocks. Use for up to 100 MHz CPU clock.
Теперь ждем обновленные электрические характеристики, а то на самом вкусном пока TBD стоит.... Так на сколько я понял 5 циклов это к Flash а после акселератора zero. Т.е. если акселератор не включен то при 100 - 5 циклов доступа к инструкциям типа, а если акселератор включён то доступ к инструкциям zero циклов. У него же там шина 128 бит. Или чот я не понял ?
|
|
|
|
|
Jun 8 2009, 11:05
|
Местный
  
Группа: Свой
Сообщений: 339
Регистрация: 26-10-04
Пользователь №: 985

|
Цитата(miv @ Jun 8 2009, 14:47)  Так на сколько я понял 5 циклов это к Flash а после акселератора zero. Т.е. если акселератор не включен то при 100 - 5 циклов доступа к инструкциям типа, а если акселератор включён то доступ к инструкциям zero циклов. У него же там шина 128 бит. Или чот я не понял ? Скорость доступа к флеш по технологии 0.18 примрено 30 нс. По этому процессор может выдергивать из Флеш инструкцию (будем считать для простоты что они все 32 бита) на каждый свой цикл, только если его частота менее 33 МГц. Для того что бы процессор мог работать на большей частоте например 66 Мгц, он должен выдерхивать из флеш по две инструкции за 30 нс (флеш становится 64 битной) и в этом случае пока он выполняет первую инструкцию 15 нс и затем вторую еще 15 нс, успевают выдернуться из памяти еще две инструкции после чего все повторяется. Вот так оно и живет с нулевой задержкой. Но живет оно ровно до тех пор пока может предстказать адрес выдергиваемых на будующее инструкций. НО КАК ТОЛЬКО адрес не совпал, например витвление или прерывание, то контроллер флеша генерирует паузу по шине инструкций процессору, так как ему надо 30 нс выдернуть непредсказанные адреса. Таким образом пока программа линейно выполняется будут честные ноль циклов задержки (у NXP Флеш 128 битная, от 4 до 8 инструкций за раз), но как только какое либо ветвление или прерывание вне этих предвыбранных адресов, получайте полностью 5 циклов дополнительной задержки при 100 МГц. Ну а теперь для своих алгоритмов прикиньте сколько ASM инструкций занимают ваши циклы FOR ? На моей задаче с 0 циклом задержки выполняется условно 4,7 млн. циклов, при 5 циклах задержки 8 млн циклов. Вот и думал, что они что то придумали.... Но нет. Хотя как я понял они SRAM смапировали в область кода, вот от туда действительно можно гнать алгоритм на всех парах.
|
|
|
|
|
Jun 8 2009, 11:10
|

Профессионал
    
Группа: Модераторы
Сообщений: 1 951
Регистрация: 27-08-04
Из: Санкт-Петербург
Пользователь №: 555

|
Цитата(GetSmart @ Jun 8 2009, 15:01)  128 бит = 4 инструкции. Но не все инструкции однотактовые. Если хотя бы одна из инструкций будет двухтактовая то должно работать без тормозов, имхо. А вот если поставить подряд много NOP-ов, то наверное скорость упадёт до 80 MIPS. В THUMB2 NOP - 16 битная! так что их 8 влезет Цитата(-=Sergei=- @ Jun 8 2009, 15:05)  Таким образом пока программа линейно выполняется будут честные ноль циклов задержки (у NXP Флеш 128 битная, от 4 до 8 инструкций за раз), но как только какое либо ветвление или прерывание вне этих предвыбранных адресов, получайте полностью 5 циклов дополнительной задержки при 100 МГц.
Ну а теперь для своих алгоритмов прикиньте сколько ASM инструкций занимают ваши циклы FOR ? а ARM7 все нормально с ветвлениями было. ( кроме прерываний конечно) Вы конкретный цикл приведите, который у вас из Flash работает медленнее чем из встроенной SRAM
|
|
|
|
|
Jun 8 2009, 11:21
|
Местный
  
Группа: Свой
Сообщений: 339
Регистрация: 26-10-04
Пользователь №: 985

|
Цитата(KRS @ Jun 8 2009, 15:10)  а ARM7 все нормально с ветвлениями было. ( кроме прерываний конечно) Вы конкретный цикл приведите, который у вас из Flash работает медленнее чем из встроенной SRAM unsigned char y; unsigned int m1[256]; unsigned int m2[256]; unsigned int m3[256]; for (y=0;y<=255;y++) m1[y] = m2[y]*m3[y]; 0x080000D4 2000 MOVS r0,#0x00 0x080000D6 E00D B 0x080000F4 0x080000D8 F50D6180 ADD r1,SP,#0x400 0x080000DC F8511020 LDR r1,[r1,r0,LSL #2] 0x080000E0 466A MOV r2,sp 0x080000E2 F8522020 LDR r2,[r2,r0,LSL #2] 0x080000E6 4351 MULS r1,r2,r1 0x080000E8 F50D6200 ADD r2,SP,#0x800 0x080000EC F8421020 STR r1,[r2,r0,LSL #2] 0x080000F0 1C41 ADDS r1,r0,#1 0x080000F2 B2C8 UXTB r0,r1 0x080000F4 28FF CMP r0,#0xFF 0x080000F6 DDEF BLE 0x080000D8 На этом форе, на каждый новый цикл имеем дополнительную задержку в 5 тактов процессора при 100МГц. С SRAM это будет выполняться в 2 раза быстрей, только если SRAM для процессора адресуем меньше чем 0x2000_0000. Тогда Cortex будет лазить за ними через I и D шины.
|
|
|
|
|
Jun 8 2009, 11:58
|
.
     
Группа: Участник
Сообщений: 4 005
Регистрация: 3-05-06
Из: Россия
Пользователь №: 16 753

|
Цитата(KRS @ Jun 8 2009, 16:50)  Потому что когда я исследовал ARM7. У него цикл, попроще правда, из FLASH работал быстрее чем из SRAM встроенной. Врёте-с? Это что за ARM такой и что за цикл? Быстрее он никак в принципе не может, в пределе может догнать раму, но не перегнать. Я имею ввиду внутреннюю раму проца.
--------------------
Заблуждаться - Ваше законное право :-)
|
|
|
|
|
Jun 8 2009, 12:02
|
Местный
  
Группа: Свой
Сообщений: 339
Регистрация: 26-10-04
Пользователь №: 985

|
Цитата(KRS @ Jun 8 2009, 15:50)  А вы на чипе реально померяли? С помощью SysTick или у NXP там еще таймер специальный есть.
Потому что когда я исследовал ARM7. У него цикл, попроще правда, из FLASH работал быстрее чем из SRAM встроенной. Нет, на NXP не смотрел. В железе смотрел на STM32 и нашем чипе. В обычном случае, кода код во Флеш, а данные в SRAM, процессор работает бы быстрее чем когда и код и данные в SRAM из за того, что в этом случае нет конфликтов доступа в память за инструкциями и за данными. Т.е. эти доступы могут выполняться параллельно. У NXP в области кода программ (0x0000-0x1FFF_FFFF) реализовано помимо флеш памяти еще и обычное ОЗУ (кроме того, которое выше 0x2000_0000). Если это ОЗУ проинитить кодом программы, то это позволит выполнять алгоритм гораздо быстрее, чем из флеш. Но паять таки, если в эту память не будет конфликтов доступа за инструкциями и данными.
|
|
|
|
|
Jun 8 2009, 12:12
|
Местный
  
Группа: Свой
Сообщений: 339
Регистрация: 26-10-04
Пользователь №: 985

|
Цитата(KRS @ Jun 8 2009, 16:06)  Да STM32 вообще тормознутый чип! Один плюс маленький и дешевый. NXP не намного быстрее будет. Прибавка в тактовой частоте от 72 Мгц (STM32) до 100 Мгц (NXP) в производительности даст не более 10%. (Мое ИМХО, надо мерить)
|
|
|
|
|
Jun 8 2009, 12:27
|
Местный
  
Группа: Свой
Сообщений: 339
Регистрация: 26-10-04
Пользователь №: 985

|
Цитата(GetSmart @ Jun 8 2009, 16:17)  А это почему? Если при выполнении проги из флэш нет ненужных циклов ожиданий. Вроде должно быть пропорционально, грубо на 40%. За счёт чего будут тормоза? Опять сначала. Флеш по определению медленная память. Время доступа ~30 нс. По этому когда процессор работает на больших частотах, то контроллер флеш памяти иногда вставляет циклы ожидания для того что бы подгрузить новые данные из флеш, когда он не смог правильно предсказать предвыборку (ветвление алгоритма или прерывания). 0000 Flash accesses use 1 CPU clock. Use for up to 20 MHz CPU clock. 0001 Flash accesses use 2 CPU clocks. Use for up to 40 MHz CPU clock. 0010 Flash accesses use 3 CPU clocks. Use for up to 60 MHz CPU clock. 0011 Flash accesses use 4 CPU clocks. Use for up to 80 MHz CPU clock. 0100 Flash accesses use 5 CPU clocks. Use for up to 100 MHz CPU clock. 0101 Flash accesses use 6 CPU clocks. This “safe” setting will work under any conditions. Таким образом, если надо что бы процессор работал на 100 Мгц. необходимо флеш акселератору установить 5 циклов на доступ в флеш. А это значит, что при непредсказанных переходах или прерываниях ядро будет остановлено на 5 циклов, пока из флеш будут извлечены новые данные.
|
|
|
|
|
Jun 8 2009, 12:30
|

Частый гость
 
Группа: Участник
Сообщений: 128
Регистрация: 6-06-06
Из: Москва
Пользователь №: 17 793

|
Цитата(-=Sergei=- @ Jun 8 2009, 16:12)  NXP не намного быстрее будет. Прибавка в тактовой частоте от 72 Мгц (STM32) до 100 Мгц (NXP) в производительности даст не более 10%. (Мое ИМХО, надо мерить) Это сравнение на ОДИНАКОВОЙ тактовой частоте.
Сообщение отредактировал shahr - Jun 8 2009, 12:33
Эскизы прикрепленных изображений
--------------------
wbw shahr
|
|
|
|
|
Jun 8 2009, 12:36
|
Участник

Группа: Участник
Сообщений: 41
Регистрация: 29-08-05
Из: С-Петербург
Пользователь №: 8 055

|
Цитата(-=Sergei=- @ Jun 8 2009, 15:05)  Хотя как я понял они SRAM смапировали в область кода, вот от туда действительно можно гнать алгоритм на всех парах. Что значит смапировали ??? Это же фон-нейман !! Или нет ?? Единственно что в код не записать просто так потому что флеш. Так и в ARM7-TDMI было !! т.е. есть  Большой плюс что в Cortex Thumb-2 декодер команд который понимает смесь Thumb и ARm инструкций Да там не только в частоте дело !!! Да там не только в частоте дело !!! Цитата(-=Sergei=- @ Jun 8 2009, 16:27)  Опять сначала. Флеш по определению медленная память. Время доступа ~30 нс. По этому когда процессор работает на больших частотах, то контроллер флеш памяти иногда вставляет циклы ожидания для того что бы подгрузить новые данные из флеш, когда он не смог правильно предсказать предвыборку (ветвление алгоритма или прерывания).
0000 Flash accesses use 1 CPU clock. Use for up to 20 MHz CPU clock. 0001 Flash accesses use 2 CPU clocks. Use for up to 40 MHz CPU clock. 0010 Flash accesses use 3 CPU clocks. Use for up to 60 MHz CPU clock. 0011 Flash accesses use 4 CPU clocks. Use for up to 80 MHz CPU clock. 0100 Flash accesses use 5 CPU clocks. Use for up to 100 MHz CPU clock. 0101 Flash accesses use 6 CPU clocks. This “safe” setting will work under any conditions.
Таким образом, если надо что бы процессор работал на 100 Мгц. необходимо флеш акселератору установить 5 циклов на доступ в флеш. А это значит, что при непредсказанных переходах или прерываниях ядро будет остановлено на 5 циклов, пока из флеш будут извлечены новые данные. Да это понятно !!!! что так и просиходит  )) И зачем PDF цитировать все ж наверно читали.
Сообщение отредактировал miv - Jun 8 2009, 12:31
|
|
|
|
|
Jun 8 2009, 12:42
|
Знающий
   
Группа: Banned
Сообщений: 520
Регистрация: 6-02-06
Пользователь №: 14 040

|
2shahr непонятки с АЦП. в фичах на камень (начало шита) написано 1МГц, кой-где и кой-кто говорил про 400КГц  , а в разделе мануала конкретно уже про ацп написано 200КГц. В результате сколько "вешать в граммах" ????
|
|
|
|
|
Jun 8 2009, 13:07
|

Частый гость
 
Группа: Участник
Сообщений: 128
Регистрация: 6-06-06
Из: Москва
Пользователь №: 17 793

|
Цитата(alexQ @ Jun 8 2009, 16:42)  В результате сколько "вешать в граммах" ???? 200kHz на текущей ревизии. 1МГц в следующей.
--------------------
wbw shahr
|
|
|
|
|
Jun 8 2009, 13:19
|
Местный
  
Группа: Свой
Сообщений: 339
Регистрация: 26-10-04
Пользователь №: 985

|
Цитата(shahr @ Jun 8 2009, 16:30)  Это сравнение на ОДИНАКОВОЙ тактовой частоте. Там выложены результаты тестирования LPC1768 http://www.eembc.org/home.phpСпасибо shahr за наводку. Там тесты при частоте 72 МГц, 100 МГц (+38%) и 120 (+68) МГц Вообщем, при приросте частоты на 38%, производительность увеличилась на от 26% до 38% в зависимости от задачи.
|
|
|
|
|
Jun 10 2009, 11:41
|

Частый гость
 
Группа: Участник
Сообщений: 128
Регистрация: 6-06-06
Из: Москва
Пользователь №: 17 793

|
Цитата(Vitaliy_ARM @ Jun 10 2009, 10:42)  Не понял одного момента, можно ли запустить синхронизацию GPDMA от ноги PIO, например по нарастающему фронту DMA берет байт с порта и кладет в память? Нет, так напрямую сделать нельзя.
--------------------
wbw shahr
|
|
|
|
|
Jun 10 2009, 12:01
|
Знающий
   
Группа: Свой
Сообщений: 509
Регистрация: 19-07-07
Из: г. Таганрог
Пользователь №: 29 246

|
Цитата(shahr @ Jun 10 2009, 15:41)  Нет, так напрямую сделать нельзя. Получается, что DMA с потром работает так же, как и у ST. Пора бы уже было и сделать. Очень помагает при изобретении на таких процессорах, например Camera Interface. И еще кучу всего можно было бы сделать при помощи такой возможности. На счет таймера, надо пробовать.
--------------------
Умные речи подобны строкам, напечатанным курсивом. К. Прутков
|
|
|
|
|
Jun 10 2009, 12:48
|
Участник

Группа: Участник
Сообщений: 41
Регистрация: 29-08-05
Из: С-Петербург
Пользователь №: 8 055

|
Цитата(shahr @ Jun 10 2009, 16:13)  Сделаем. Сделаем ещё круче - на любой пин можно будет завести любое периферийное устройство.  И когда ждать сиё чудо ??
|
|
|
|
|
Jun 28 2009, 18:24
|

Частый гость
 
Группа: Свой
Сообщений: 135
Регистрация: 20-01-07
Из: Одесса – Харьков
Пользователь №: 24 616

|
Обещали, во втором квартале 2009. Квартал практически на исходе  . Кто в курсе, когда появится в свободной продаже чипы и киты? Цитата(Vitaliy_ARM @ Jun 15 2009, 10:18)  Судя по всему, не раньше чем через 2 года 
--------------------
:) Иду по жизни с паяльником ……………………
|
|
|
|
|
Jun 28 2009, 20:01
|
Гуру
     
Группа: Свой
Сообщений: 2 702
Регистрация: 14-07-06
Пользователь №: 18 823

|
Цитата(researcher @ Jun 28 2009, 21:24)  Обещали, во втором квартале 2009. Квартал практически на исходе  . Кто в курсе, когда появится в свободной продаже чипы и киты? Сам я не хочу бежать впереди паровоза, но кто заказал образцы, уже их получают. Нагуглите "Thank you NXP". Если же "свободная продажа" это дядя Вася в ларьке у вокзала, то еще придется подождать.
--------------------
Уходя, оставьте свет...
|
|
|
|
|
Jul 12 2009, 06:01
|
Местный
  
Группа: Свой
Сообщений: 251
Регистрация: 26-07-05
Пользователь №: 7 117

|
Цитата(shahr @ Jun 10 2009, 15:13)  Сделаем. Сделаем ещё круче - на любой пин можно будет завести любое периферийное устройство. Как раз ищу нечто подобное, как хоть это будет называться ?
|
|
|
|
|
Jul 13 2009, 06:22
|

Частый гость
 
Группа: Участник
Сообщений: 128
Регистрация: 6-06-06
Из: Москва
Пользователь №: 17 793

|
Цитата(adnega @ Jul 12 2009, 22:34)  И выводы пошустрее, SPI с делителем на два.... куда уж шустрее? 2 такта. а SPI с делителем на 2 - SSP.
--------------------
wbw shahr
|
|
|
|
|
Aug 25 2009, 10:18
|
Местный
  
Группа: Свой
Сообщений: 201
Регистрация: 23-01-06
Из: Msk
Пользователь №: 13 490

|
Цитата(shahr @ Aug 25 2009, 13:28)  что имеется в виду? поиск по сайту? На сайте в описании LPC1768 есть только документ "objective datasheet", датированный февралем. Когда будут полноценные доки?
|
|
|
|
|
Sep 2 2009, 04:42
|
Местный
  
Группа: Свой
Сообщений: 251
Регистрация: 26-07-05
Пользователь №: 7 117

|
Цитата(-=Sergei=- @ Jun 8 2009, 17:19)  Там выложены результаты тестирования LPC1768 http://www.eembc.org/home.phpИнтересные результаты если сравнивать LPC1768 и STR91xFA - непонятно либо LPC1768 так хорош, либо iar, на котором компилировался тест для STR так плох.
|
|
|
|
|
Sep 2 2009, 12:16
|
Знающий
   
Группа: Свой
Сообщений: 509
Регистрация: 19-07-07
Из: г. Таганрог
Пользователь №: 29 246

|
Цитата(shahr @ Aug 27 2009, 12:28)  Полноценные - вопрос субъективный. Вот недавно на LPC1300 User Manual вышел Сколько будут стоить эти процессоры в России? Будут ли кристаллы дешевле LPC2101?
--------------------
Умные речи подобны строкам, напечатанным курсивом. К. Прутков
|
|
|
|
|
Sep 3 2009, 08:58
|
Знающий
   
Группа: Свой
Сообщений: 509
Регистрация: 19-07-07
Из: г. Таганрог
Пользователь №: 29 246

|
Цитата(shahr @ Sep 2 2009, 16:37)  Стандартная цена на LPC1311FHN33 на 25% ниже стандартной цены LPC2101FBD48. Супер, если так будет  ! Avr'ам туговато придется.
--------------------
Умные речи подобны строкам, напечатанным курсивом. К. Прутков
|
|
|
|
|
Sep 28 2009, 11:34
|

Частый гость
 
Группа: Участник
Сообщений: 128
Регистрация: 6-06-06
Из: Москва
Пользователь №: 17 793

|
На мой взгляд, частотомер с частотой в 1/4 CCLK вряд ли получится. А по поводу TBD - в последней версии даташита очень много тбд заменено на цифры. прошу взглянуть: http://www.standardics.nxp.com/products/lp...766.lpc1768.pdf
--------------------
wbw shahr
|
|
|
|
|
Sep 29 2009, 05:27
|

Частый гость
 
Группа: Участник
Сообщений: 128
Регистрация: 6-06-06
Из: Москва
Пользователь №: 17 793

|
Цитата(dimka76 @ Sep 29 2009, 08:29)  А когда документация на Cortex-M0, да и сами кристаллы когда появятся тоже интересно было бы узнать. Кристаллы и документация уже есть. Но, как говорится, не для всех.
--------------------
wbw shahr
|
|
|
|
|
Sep 29 2009, 05:35
|

developer
   
Группа: Свой
Сообщений: 902
Регистрация: 12-04-06
Из: Казань
Пользователь №: 16 032

|
Цитата(shahr @ Sep 29 2009, 09:27)  Кристаллы и документация уже есть. Но, как говорится, не для всех. А для всех когда? А нет ли у вас возможности здесь доку выложить?
--------------------
Все может быть и быть все может, и лишь того не может быть-чего уж точно быть не может, хотя..и это может быть.
|
|
|
|
|
Sep 29 2009, 06:06
|
Местный
  
Группа: Свой
Сообщений: 251
Регистрация: 26-07-05
Пользователь №: 7 117

|
Цитата(shahr @ Sep 28 2009, 15:34)  На мой взгляд, частотомер с частотой в 1/4 CCLK вряд ли получится. А по поводу TBD - в последней версии даташита очень много тбд заменено на цифры. прошу взглянуть: http://www.standardics.nxp.com/products/lp...766.lpc1768.pdfОчень интересные цифры, на вход I2SRX_CLK можно подавать клок до 50 МГц - это получается как у 400МГц Шарка  .
|
|
|
|
|
Oct 5 2009, 08:54
|
Знающий
   
Группа: Свой
Сообщений: 509
Регистрация: 19-07-07
Из: г. Таганрог
Пользователь №: 29 246

|
Цитата(sergvks @ Sep 29 2009, 10:06)  Очень интересные цифры, на вход I2SRX_CLK можно подавать клок до 50 МГц - это получается как у 400МГц Шарка  . Интересные. А работает ли с ним ДМА тоже интересно? А то если нет, то толку от этого маловато будет. Почему то так и не смог ДМА запустить с этим интерфейсом на LPC2364.
--------------------
Умные речи подобны строкам, напечатанным курсивом. К. Прутков
|
|
|
|
|
Oct 6 2009, 19:03
|
Знающий
   
Группа: Свой
Сообщений: 509
Регистрация: 19-07-07
Из: г. Таганрог
Пользователь №: 29 246

|
Вчера заиспользовал этот камень вместо LPC2364. Впервые впечатления - отличные. Переходить на его оказалось не так уж сложно  , а точнее просто. Порадовало, что изернет MAC практически такой же. Надо будет потестировать на производительность. Удивило потребление, с LPC2364 (+ остальные микросхемы) 72МГц плата потребляла 470мА. C LPC1766 на 100МГц на 70мА меньше  , если китайский блок питания не врет.
--------------------
Умные речи подобны строкам, напечатанным курсивом. К. Прутков
|
|
|
|
|
Oct 6 2009, 22:52
|

Частый гость
 
Группа: Участник
Сообщений: 128
Регистрация: 6-06-06
Из: Москва
Пользователь №: 17 793

|
Цитата(voyt @ Sep 30 2009, 20:01)  Мда... 20 байт против 2 КБайт (в LCP2368) батарейной памяти... Даже не знаю что сказать... Это мое первое разочарование в этом камне. Зато часы реального времени теперь потребляют 0,5мкА. Чем-то приходится жертвовать. Цитата(Aner @ Oct 7 2009, 00:54)  невозможность использовать внешнюю память как в LPC22xx, LPC23xx. Ждите LPC18xx - аналог LPC24xx. Там будет полноценный EMC. Цитата(Petka @ Sep 29 2009, 09:39)  Сказал А, говори и Б. А для кого? А посмотреть хотя-бы overview можно? Какая периферия есть? Какие корпуса? Рабочие частоты? Реальное потребление самого ядра? Напряжение питания, сколько их? Одно, два, десять? Ток на GPIO? Корпуса и периферия в LPC111x будут аналогичны LPC131x. Рабочая частота - 50МГц. Данные по потреблению предоставляются после подписания NDA. Документация и образцы предоставляются под большие проекты. Через дистрибуцию LPC1100 будет поддерживаться с 1 квартала 2010 года.
--------------------
wbw shahr
|
|
|
|
|
Oct 8 2009, 15:35
|
Частый гость
 
Группа: Свой
Сообщений: 75
Регистрация: 31-07-06
Из: Москва
Пользователь №: 19 223

|
Цитата(shahr @ Oct 7 2009, 02:52)  Зато часы реального времени теперь потребляют 0,5мкА. Чем-то приходится жертвовать. Т.е. вы пожертвовали нормальной NVRAMой ради того, чтобы часы кушали 500 нА?
|
|
|
|
|
Oct 9 2009, 05:48
|

читатель даташитов
   
Группа: Свой
Сообщений: 853
Регистрация: 5-11-06
Из: Днепропетровск
Пользователь №: 21 999

|
Цитата(Petka @ Oct 8 2009, 20:55)  Всё правильно сделали. Объясню. В тех применениях, где важно низкое энергопотребление - обычно необходимо хранить очень мало информации (1-4 параметра), которые надо мгновенно прочитать после спячки, всё остальное можно прочитать из энергонезависимой памяти. Зато есть возможность получить ультра низкое потребление. А где потребление не очень важно, то можно в обычной памяти информацию хранить. Энергонезависимую память тоже никто не отменял. Конечно правильно. Только забыли Voltage-low detector, а без него нужно как минимум контрольную сумму данных иметь (а по-хорошему, нужно иметь всегда). А время вообще никак не проверишь... В PCF8563 был, все красиво. А тут - нет! Да, совсем забыл. RS-485 режим для UART1 - это хорошо. Вроде бы достаточно. Но - разве трудно таки добавить прерывание передачи последнего бита? Не всегда нужен только один 485, а иногда и UART1 занят.
|
|
|
|
|
Oct 13 2009, 11:34
|
Знающий
   
Группа: Свой
Сообщений: 509
Регистрация: 19-07-07
Из: г. Таганрог
Пользователь №: 29 246

|
Цитата(aaarrr @ Oct 12 2009, 20:28)  По прерываниям RXIM/RTIM или поллингом. Мне нужен поллинг. Судя по даташиту, подойдет бит RXRIS в регистре статуса прерываний. Цитата(meister @ Oct 12 2009, 20:29)  В кортексе какой-то особый SSP? SSPxSR::BSY. У меня SSP работает на CCLK/2, быстрее поллить регистр, чем использовать IRQ+OS. У меня после поллинга этого бита поднимался CS. Тактовая Clk/4 = 24МГц. Так вот CS поднимался где-то в середине 16-битного пакета при передаче. OS-ов нет.
Эскизы прикрепленных изображений
--------------------
Умные речи подобны строкам, напечатанным курсивом. К. Прутков
|
|
|
|
|
Oct 13 2009, 12:37
|
Знающий
   
Группа: Свой
Сообщений: 509
Регистрация: 19-07-07
Из: г. Таганрог
Пользователь №: 29 246

|
Цитата(aaarrr @ Oct 13 2009, 15:59)  Каким образом он подойдет, если длина передачи не равна 4-м? Правильный ответ уже озвучили - BSY, и я очень сильно сомневаюсь в его неадекватном поведении. Хотя утверждать не могу, конечно. BSY действительно у меня такое было поведение. На всякий случай сегодня/завтра еще раз проверю. Про RXRIS неправильно понял. Не подходит он.
--------------------
Умные речи подобны строкам, напечатанным курсивом. К. Прутков
|
|
|
|
|
Nov 3 2009, 12:15
|

developer
   
Группа: Свой
Сообщений: 902
Регистрация: 12-04-06
Из: Казань
Пользователь №: 16 032

|
Цитата(shahr @ Sep 29 2009, 08:27)  Кристаллы и документация уже есть. Но, как говорится, не для всех. Интересная ситуация. Через два месяца начинаются продажи, а документацию прячут от глаз общественности.
--------------------
Все может быть и быть все может, и лишь того не может быть-чего уж точно быть не может, хотя..и это может быть.
|
|
|
|
|
Dec 1 2009, 10:17
|

Профессионал
    
Группа: Модераторы
Сообщений: 1 951
Регистрация: 27-08-04
Из: Санкт-Петербург
Пользователь №: 555

|
Цитата(bus16 @ Nov 30 2009, 11:16)  Так вот, бит TBLOFF располагается не в 29, а в 28 бите... точнее смещение работает - а ремап таблицы - нет.. С этим битом действительно странно  Но проще не обращать внимание и просто писать туда адрес .intvec ( это нужно например, при отладке в РАМ), главное что бы секция выравнена была. Отладка для IAR в РАМ отлично нработает с таким макросом Код execUserReset( ) { __message "RAM START"; __writeMemory32(0x10000000,0xE000ED08,"Memory"); }
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|