CORE GENERATOR, инфа по CORE GENERATOR XILINX Опции

[cheetah]

День добрый.

Кто-то может подсказать где найти толковую инфу по CORE GENERATOR XILINX

Заранее благодарю.

[vitus_strom]

А хелп почитать?

[cheetah]

А хелп почитать?

читал..... не помогает ((

[vitus_strom]

а что именно интересует там же всё просто как грабли, давайте подскажу чего знаю

[cheetah]

а что именно интересует там же всё просто как грабли, давайте подскажу чего знаю

))
Я только начинаю изучть ПЛИС, VHDL... поэтому многое для меня не понятно....
Поэтому уж.... не судите строго...

Как я понял Core Generator это тулза для генерирования таких блоков или модулей (кажись называется IP-core) которые можно потоммногократно использовать в своих дизайнах. Вот....
Прочитал CORE Generator Guide... и понял следующее: Имеется какое-то кол-во этих самых IP-core и я могу на основе их (Recustomizing или Regenerating )создать свое...
Не понятно как их менять???
Я себе это представлял так: На VHDL или Verilog описывается модель этого самого IP-core а потом из этого описание генерируется что то .. что в дальнейшем используется в дизайнах пользователя.
Как увидеть описание IP-core на VHDL или Verilo ?? и как их использовать в своих дизайнах???

Возможно все вышенаписанное полная ерунда... Если так .. исправте и подскажите пожайлуста как оно есть на самом деле.

Заранее благодарю.

[des00]

а что именно интересует там же всё просто как грабли, давайте подскажу чего знаю

))
Я только начинаю изучть ПЛИС, VHDL... поэтому многое для меня не понятно....
Поэтому уж.... не судите строго...

Как я понял Core Generator это тулза для генерирования таких блоков или модулей (кажись называется IP-core) которые можно потоммногократно использовать в своих дизайнах. Вот....
Прочитал CORE Generator Guide... и понял следующее: Имеется какое-то кол-во этих самых IP-core и я могу на основе их (Recustomizing или Regenerating )создать свое...
Не понятно как их менять???
Я себе это представлял так: На VHDL или Verilog описывается модель этого самого IP-core а потом из этого описание генерируется что то .. что в дальнейшем используется в дизайнах пользователя.
Как увидеть описание IP-core на VHDL или Verilo ?? и как их использовать в своих дизайнах???

Возможно все вышенаписанное полная ерунда... Если так .. исправте и подскажите пожайлуста как оно есть на самом деле.

Заранее благодарю.

хмм запускаете корегенератор, создаете проект, выбираете тип корки и впуть ГУИ рулит. потом сохраняете ВХДЛ/Верилог исходник и вставляете в свой проект.

Можно и ручками всё вбивать в настройки блоков. Кому как нравиться

[vitus_strom]

"Как я понял Core Generator это тулза для генерирования таких блоков или модулей (кажись называется IP-core) которые можно потоммногократно использовать в своих дизайнах. Вот.... " - да поняли правильно....
"Почитал CORE Generator Guide... и понял следующее: Имеется какое-то кол-во этих самых IP-core и я могу на основе их (Recustomizing или Regenerating )создать свое..." - тоже правильно...
"Не понятно как их менять???" -
Во первых нужно убедиться есть ли у Вас сам коргенератор...
Во вторых генератор можно вызвать 2-мя способами: как стандалон, либо из проекта.
1) стандалон - через кнопку Пуск->Programms->Xilinx->Xilinx ISE ->Accessories
2) в проекте создав новый коргенераторный файл
После того как генератор запущен можно выбрать ядро из тех что есть и параметризировать его...
В ответ на ваши манипуляции генератор создаст Вам некое количество файлов среди которых будет нетлист (EDN), и враппер файл (VHD или VHO непомню уже).
Во враппере описано как поключить ваше ядро к дизайну...
В принципе исходники корок есть где то в директории с инстваляцией пакета типа src/XilinxCoreLib там можно посмотреть как пишут люди....

[cheetah]

1) стандалон - через кнопку Пуск->Programms->Xilinx->Xilinx ISE ->Accessories
2) в проекте создав новый коргенераторный файл
После того как генератор запущен можно выбрать ядро из тех что есть и параметризировать его...
В ответ на ваши манипуляции генератор создаст Вам некое количество файлов среди которых будет нетлист (EDN), и враппер файл (VHD или VHO непомню уже).
Во враппере описано как поключить ваше ядро к дизайну...
В принципе исходники корок есть где то в директории с инстваляцией пакета типа src/XilinxCoreLib там можно посмотреть как пишут люди....

Core Generator присутствует.
Что понимается под словом "параметризировать ядро"? (например для компаратора это означает настроить условия сравнения типа "равно", "больше", "меньше", ).

А как создать свое ядро с нуля ?

[vitus_strom]

ядро это есть некая функция которую можно(в отдельных случаях и нельзя) параметризировать....
параметризация происходит в точке инстанцирования при помощи generic'ов

[cheetah]

ядро это есть некая функция которую можно(в отдельных случаях и нельзя) параметризировать....
параметризация происходит в точке инстанцирования при помощи generic'ов

это что за точка?

[andrew_b]

В принципе исходники корок есть где то в директории с инстваляцией пакета типа src/XilinxCoreLib там можно посмотреть как пишут люди....

И ничего вы там не увидите. Это симуляционные модели корок. Несинтезируемые.

[vitus_strom]

точчка инстанцирования это то места где вы говорите какому порту какой сигнал в вашей схеме соответствует, то же с амое с женериками...
А вот насчет исходников вы не правы, по крайней мере лет эдак 4 вполне работоспособные исходники лежали... только ручки нужно было приложить, не берусь гарантировать что во свсех случаях они синтезировались но те которыми я пользовался очень даже