Spartan-6: сочетание сигналов в банке памяти..., Входной LVDS 3.3V и JEDEC 1.8V. Опции

[Я.К.]

Возможно ли сочетать такие сигналы в одном (3-м) банке памяти? Если возможно, то чем запитывать и где об этом почитать?

Сообщение отредактировал Я.К. - Mar 1 2010, 12:57

[Builder]

Возможно ли сочетать такие сигналы в одном (3-м) банке памяти? Если возможно, то чем запитывать и где об этом почитать?

Где-то в доках, я с X мало работал, с ходу не помню где, но скорее всего в общем большом описании.
Если никак не находится, сделайте по приколу проект, задайте констрйны как хотити и посмотрите, переварит ISE или нет.
Если переварит, то пожалуй можно...

[DmitryR]

Можно, UG381 стр. 36-38. Надо поставить на банк 1.8 вольта, LVDS-вход не использует Vcco.

[Я.К.]

Спасибо! Этого мануала я еще не читал...