Как проверить зазор между дорожками одной цепи Опции

[d-f-m]

Имеется 6 слойная плата печатного трансформатора, которая сделана в PCAD2006.
PCAD2006 не проверяет зазор между витками - одна цепь.
В AD нашел теоретическую возможность проверить зазор для одной цепи.
Ставлю Design Rules - Electrical - Clearance - Clearance_Top Layer,Top_LineToLine-Ограничения-SameNetOnly
Проверяю только TOP.
DRC выдает ошибку Clearance между каждым сегментом одной дорожки.
Расшифрую: идет прямая дорожка, затем поворачивает на 45 градусов и идет дальше. Эти 2 сегмента уже вызывают ошибку.
Там есть возможность настроить правила.
Как это сделать?

[pcbfabru]

Cam350 analysis minimumgap create error layer

Сообщение отредактировал pcbfabru - Apr 1 2010, 14:37