A new concept in Frequency Synthesis, Новая структура синтезатора частоты Опции

[Vitaly_K]

Спасибо Александру Ченакину, что подсказал адрес этого форума. Даже не ожидал, что такое может быть, - так много о синтезаторах частоты. Давно интересуюсь этой тематикой, и есть у меня одна идея, которую хотелось бы здесь обсудить.
Это структура простого, однопетлевого синтезатора, которая, будучи воплощённой в интегральном чипе, могла бы, как мне кажется, в ряде областей применения конкурировать со сложными многопетлевыми системами. Суть идеи изложена в статье “A new concept in Frequency Synthesis”, Microwave Product Digest, Oct. 2010. Проще всего её можно достичь, набрав в Google слова <Vitaly Koslov>.
Есть также и продолжение, выйдет в февральском номере этого же журнала. Это уже попытка реализовать идею на FPGA c «обвеской» на печатной плате. Статья готова к печати, и я мог бы её переслать, если кого-то заинтересует.
Надеюсь на встречу на этом форуме и буду рад, если кто выскажется критически об этой идее, возможно, я в чём-то и ошибаюсь.

[VCO]

Спасибо, статью ещё не прочёл (дико занят), а уже интересно! Не могли бы Вы прислать статью полностью на E-mail: pmyto@mail.ru

[Vitaly_K]

Спасибо, статью ещё не прочёл (дико занят), а уже интересно! Не могли бы Вы прислать статью полностью на E-mail: pmyto@mail.ru

Отправил обе статьи.

[ledum]

Статья эта? http://www.mpdigest.com/issue/Articles/201...aly/Default.asp - язык как-то очень непривычный. Нужно время

[Chenakin]

Спасибо Александру Ченакину, что подсказал адрес этого форума. Даже не ожидал, что такое может быть, - так много о синтезаторах частоты. Давно интересуюсь этой тематикой, и есть у меня одна идея, которую хотелось бы здесь обсудить.

Виталий, рад, что Вы тоже подключились!
С Виталием знаком заочно уже давно, стараюсь всячески ему помочь в продвижении его идей. Идея интересная, но не всё так просто. К сожалению, получение хороших характеристик (по словам Виталия, и я склонен с ним согласиться) может потребовать изготовления специализированного чипа, что далеко не всякий может себе позволить (если Вы только не Hittite или ADI). Тем не менее, рациональное зерно явно присутствует, рекомендую Всем отнестись внимательно.
Виталий, возможно, у Вас есть описание на русском?

[тау]

Надеюсь на встречу на этом форуме и буду рад, если кто выскажется критически об этой идее, возможно, я в чём-то и ошибаюсь.

мне кажется что шумы в петле будут больше зависеть от шумов питания RS триггеров чем от фазовых шумов опоры/VCO.
на Fig2 приведены временные диаграммы для некоторого частного случая, интересно что будет если коэффициент "fractional value q/R" равен например 4/3 ?
Очепятка по ссылке в фразе "A Phase Splitter generates on its K=2k outputs the pulse sequences of frequency Fr=Rfr/q, on average, where q=2n" видимо 2 в степени должно быть.

Сообщение отредактировал тау - Jan 26 2011, 18:17

[Vitaly_K]

Виталий, рад, что Вы тоже подключились!
С Виталием знаком заочно уже давно, стараюсь всячески ему помочь в продвижении его идей. Идея интересная, но не всё так просто. К сожалению, получение хороших характеристик (по словам Виталия, и я склонен с ним согласиться) может потребовать изготовления специализированного чипа, что далеко не всякий может себе позволить (если Вы только не Hittite или ADI). Тем не менее, рациональное зерно явно присутствует, рекомендую Всем отнестись внимательно.
Виталий, возможно, у Вас есть описание на русском?

Александр, спасибо за поддержку. На русском нет, но могу сделать, если будет к этому интерес.

[Vitaly_K]

мне кажется что шумы в петле будут больше зависеть от шумов питания RS триггеров чем от фазовых шумов опоры/VCO.
на Fig2 приведены временные диаграммы для некоторого частного случая, интересно что будет если коэффициент "fractional value q/R" равен например 4/3 ?
Очепятка по ссылке в фразе "A Phase Splitter generates on its K=2k outputs the pulse sequences of frequency Fr=Rfr/q, on average, where q=2n" видимо 2 в степени должно быть.

Относительно шумов. Если Вы и правы, то тогда давайте заменим упрощённый вариант DAC, показанный на схеме для большей ясности, на классический, как те, которые, например, использует ADI в своих DDSs. Об этом сказано в конце статьи. С шумами-то у них всё в порядке.
Случай 4/3 ведь тоже частный. Можно и для него нарисовать диаграммы. Как это делается – есть в описании к патенту, ссылка на который в статье имеется. Скажу только, что брать упомянутое отношение слишком малым, скажем, меньшим, чем 2, нежелательно, так как соответственно сокращается рабочая область статической фазовой характеристики. Ещё дополнительно она сокращается в варианте PDS-DS из-за дельта-сигма модуляции.
За замеченную «опучатку» большое спасибо. Вот уже налицо польза от форума – впредь буду более внимательным.

[Vitaly_K]

на Fig2 приведены временные диаграммы для некоторого частного случая, интересно что будет если коэффициент "fractional value q/R" равен например 4/3 ?

Я Вам ответил относительно частного случая, но только сейчас до меня дошло, почему Вы называете случай частным, который показан на Fig.2. Так что мой ответ оказался не по существу Вашего вопроса, и теперь попытаюсь исправиться. Там частоты сигнала и опоры равны. Это потому, что так проще было показать, что в итоге деление частот в петле отсутствует, сравнение фаз происходит на исходных частотах. А Вы хотели бы увидеть случай, как теперь понимаю, когда частоты неравные, т.е. присутствует дробность, и куда она потом девается.
Хорошо, у меня под рукой есть рисунок, когда частоты соотносятся как 5/4. Прилагаю его. Накапливающие сумматоры – 4-разрядные. Числовые значения кодов на их входах – 4 и 5 (соответственно с отношением частот). В каждой из 16 расщеплённых фаз дробность присутствует, а в суммарном сигнале, на выходе DAC, её нет. Там только постоянная составляющая Ес для управлением ГУНом и пилообразные компоненты исходных частот, легко устраняемые фильтром ФНЧ.

Эскизы прикрепленных изображений

 

[khach]

На FPGA полностью реализовать вряд ли получится- джиттер уж слишком велик у них, а тут несколько асинхронных клоковых доменов получается (ну или со сдвигом по фазе). Так что FPGA+ TXDAC+ мелкая логика или CPLD отдельные, на каждый ФД- отдельная CPLD. С другой стороны, для адекватного понимания хотелось бы посмотреть, как это работает в частотной области, т.е как спектры каждого ФД суммируются с весовыми коэффициентами в DACе или резисторах. Притом спектры реальные, а не идеальные палки. Модель что-ли матлабовскую какую нарисовать было бы неплохо для понимания. Ну и самое главное- какой выигрыш эта система дает по сравнению с существующими, особенно по сравнению с ФАПЧ с опорой на DDS? Наилучшее решение наверно- макет с двумя синтезаторами- классикой и обсуждаемым, общим VCO, и два измеренных спектра для сравнения.

[тау]

Там частоты сигнала и опоры равны. Это потому, что так проще было показать, что в итоге деление частот в петле отсутствует, сравнение фаз происходит на исходных частотах. А Вы хотели бы увидеть случай, как теперь понимаю, когда частоты неравные, т.е. присутствует дробность, и куда она потом девается.

Вы правильно поняли, именно так я и хотел рассмотреть

Хорошо, у меня под рукой есть рисунок, когда частоты соотносятся как 5/4. Прилагаю его. Накапливающие сумматоры – 4-разрядные. Числовые значения кодов на их входах – 4 и 5 (соответственно с отношением частот). В каждой из 16 расщеплённых фаз дробность присутствует, а в суммарном сигнале, на выходе DAC, её нет. Там только постоянная составляющая Ес для управлением ГУНом и пилообразные компоненты исходных частот, легко устраняемые фильтром ФНЧ.

Спасибо большое, вечером рассмотрю подробнее.

Относительно шумов. Если Вы и правы, то тогда давайте заменим упрощённый вариант DAC, показанный на схеме для большей ясности, на классический, как те, которые, например, использует ADI в своих DDSs. Об этом сказано в конце статьи. С шумами-то у них всё в порядке.

У DDS на выходе отсутствует VCO. Аддитивный шум с питания с уровнем 10nV/sqr(Hz) для выхода DDS будет один , а после модуляции через VCO совсем другой, весьма большой для октавного VCO в районе 1GHz. пмсм.

[Vitaly_K]

На FPGA полностью реализовать вряд ли получится- джиттер уж слишком велик у них, а тут несколько асинхронных клоковых доменов получается (ну или со сдвигом по фазе). Так что FPGA+ TXDAC+ мелкая логика или CPLD отдельные, на каждый ФД- отдельная CPLD. С другой стороны, для адекватного понимания хотелось бы посмотреть, как это работает в частотной области, т.е как спектры каждого ФД суммируются с весовыми коэффициентами в DACе или резисторах. Притом спектры реальные, а не идеальные палки. Модель что-ли матлабовскую какую нарисовать было бы неплохо для понимания. Ну и самое главное- какой выигрыш эта система дает по сравнению с существующими, особенно по сравнению с ФАПЧ с опорой на DDS? Наилучшее решение наверно- макет с двумя синтезаторами- классикой и обсуждаемым, общим VCO, и два измеренных спектра для сравнения.

На FPGA (а3р250 фирмы Actel) проект полностью реализован, о чём вторая статья в MPD; могу выслать - PDF-файл на 4МВ, приложить не получается, форум такие объёмы не допускает. Это синтезатор октавного диапазона, до 2ГГц с шагом сетки 1-2Гц. Результаты получены скромные, но из-за простоты, суть дешевизны, и такой синтезатор мог бы найти кое-где применение.
Конечно же, Вы правы – FPGA это не заказной чип, и с ним проблематично получить достойные результаты. В упомянутом проекте, чтобы снизить уровень «спуров», использована идея предпочтительных кодов. Опорный канал 32-разрядный, управляется кодом R; сигнальный – 8-разрядный, управляется кодом С. Одна и та же частота на выходе может быть получена различными комбинациями кодов R и C. Выбираются лучшие, чтобы обеспечить «спуры» не выше -70dBc. Комбинации этих кодов записываются в таблицу, типа LUT в синтезаторах DDS.
Модель имеется, прилагаю её. Она для двух вариантов – PDS (с матрицей R2R для компенсации помех дробности в младших разрядах) и PDS-DS (с дельта-сигма модуляцией для той же цели).
О сравнении на двух макетах не совсем понятно. Что такое классика? В любом случае пока идея PDS не будет воплощёна в заказном чипе, мы не будем иметь предмета для сравнения. А пока что имеем, фигурально выражаясь, «Запорожец» против “Maserati”.

Прикрепленные файлы

 PDS_SpursCalc.zip ( 337.35 килобайт ) Кол-во скачиваний: 99

 

[rloc]

Это структура простого, однопетлевого синтезатора, которая, будучи воплощённой в интегральном чипе, могла бы, как мне кажется, в ряде областей применения конкурировать со сложными многопетлевыми системами.

Хотелось бы навести немного критики.

В первой части статьи очень слабо освещены уже существующие наработки и соответственно небольшой список литературы. На мой взгляд технологии, встречающиеся в различной литературе под названиями "Bandpass sigma-delta modulator" или "Tunable sigma-delta modulator" в сочетании с "Multibit" и "DDS", имееют более универсальное применение при таких же характеристиках SFDR, уровня шума в рассматриваемой полосе и центральной частоте, к тому же многие из них имеют практическую реализацию в интегральном исполнении, чаще для внутреннего применения. Также хочется отметить, что при использовании технологии "Quantization noise shaping", на классических DAC (даже с разрядностью 8 бит) можно получить очень неплохие характеристики.
С точки зрения практической реализации рассматриваемой схемы, я бы добавил в выходном каскаде перед резисторами DAC меширующий мультиплексор для лучшей рандомизации выходного сигнала.

[Vitaly_K]

Хотелось бы навести немного критики.
В первой части статьи очень слабо освещены уже существующие наработки и соответственно небольшой список литературы. На мой взгляд технологии, встречающиеся в различной литературе под названиями "Bandpass sigma-delta modulator" или "Tunable sigma-delta modulator" в сочетании с "Multibit" и "DDS", имееют более универсальное применение при таких же характеристиках SFDR, уровня шума в рассматриваемой полосе и центральной частоте, к тому же многие из них имеют практическую реализацию в интегральном исполнении, чаще для внутреннего применения. Также хочется отметить, что при использовании технологии "Quantization noise shaping", на классических DAC (даже с разрядностью 8 бит) можно получить очень неплохие характеристики.
С точки зрения практической реализации рассматриваемой схемы, я бы добавил в выходном каскаде перед резисторами DAC меширующий мультиплексор для лучшей рандомизации выходного сигнала.

Критика это хорошо, но хотелось бы поконкретней. Пожалуйста, назовите вполне определённую модель синтезатора частоты, с которым можно было бы провести сравнение. По поводу списка литература согласен, можно было бы его расширить. Относительно добавок, возможно, это и даст дополнительные улучшения, но давайте пока обойдёмся без этого, разберёмся сначала с тем, что имеем.

[khach]

Спасибо за статью. В качестве референционных я бы предложил выбрать ADF4113 и ADF4193. Первый- как бы стандарт для целочисленного синтеза. Второй- имеет дробный синтез и наворочнный выход- можно моделировать различные схемы аналоговой части ФД.
Сравнивать по критерию- фазовые шумы, время захвата петли.
Кстати, вопрос, как мультибитовость (или многоканальность ФД) будут влиять на процесс захвата петли?
По поводу макета- делать микросхему наверно пока рановато. Можно взять MAX9382 MAX9383 и сваять на них макет- нормальные дискретные ФД до 400 Мгц.

[Vitaly_K]

Спасибо за статью. В качестве референционных я бы предложил выбрать ADF4113 и ADF4193. Первый- как бы стандарт для целочисленного синтеза. Второй- имеет дробный синтез и наворочнный выход- можно моделировать различные схемы аналоговой части ФД.
Сравнивать по критерию- фазовые шумы, время захвата петли.
Кстати, вопрос, как мультибитовость (или многоканальность ФД) будут влиять на процесс захвата петли?
По поводу макета- делать микросхему наверно пока рановато. Можно взять MAX9382 MAX9383 и сваять на них макет- нормальные дискретные ФД до 400 Мгц.

Выбор чипов ADF4113 и ADF4193 для сравнения с PDS я не назвал бы удачным. Первый потому, что не обеспечивает мелкой сетки частот (целочисленный делитель в петле), а по второму просто нет данных для сравнения. Шум приводится при шаге сетки 200 кГц, когда полоса ФАПЧ всего 40 и 60 кГц. Т.е. в итоге это мог бы быть шум ГУНа. Можно лишь догадываться, что при сетке в несколько Гц они имеют то, что лучше не показывать.
Мультибитовость на процесс захвата никак не влияет. Точнее, нет разницы, был бы там один RS-триггер или их 32, как в реализованном варианте.
Относительно MAX9382 и MAX9383 я не понял, к чему это? Проблема ведь не в типе детектора (чем плох просто RS-триггер?), а в неуправляемости расположения элементов и связей в FPGA. Есть, конечно, СhipPlanner, но его возможности очень ограничены.

[тау]

Проблема ведь не в типе детектора (чем плох просто RS-триггер?), а в неуправляемости расположения элементов и связей в FPGA.

RS триггер не может работать на захват частоты как ЧФД. только как ФД , проблемы захвата могут иметь место.

[Vitaly_K]

RS триггер не может работать на захват частоты как ЧФД. только как ФД , проблемы захвата могут иметь место.

Я отвечал на конкретный вопрос о влиянии «многобитовости» на захват (надо понимать, по сравнению с «однобитовостью»). Если же вопрос, как обеспечивается захват частоты ГУНа до пределов его возможностей по перестройке, то в реализованном варианте есть ЧФД, только выполнен он не «по классике». Подробно об этом описано во второй статье, которую могу переслать, если обратитесь по адресу vkoslov@yandex.ru.
А если вкратце, то см. прилагаемую схему. При переключении на новую частоту импульс RW через одновибратор ММ2 и ключ SW1 отключает ФАПЧ, включая вместо неё постоянный потенциал, равный середине статической характеристике ФД. Одновременно этот импульс через одновибратор ММ1 включает схему поиска. Процесс поиска длится до тех пор, пока погрешность в частоте настройки ГУНа не окажется достаточно малой, частота импульсов на выходе FDO частотного различителя станет на столько низкой, что не сможет поддерживать одновибратор ММ2 в текущем его состоянии, и цепь ФАПЧ замкнётся. Сигналы частотного и фазового каналов поступают к ГУН через суммирующий усилитель.
PS: Оказывается, можно и статью загрузить.

Эскизы прикрепленных изображений

 

Прикрепленные файлы

 Article_2_in_MPD.pdf ( 3.74 мегабайт ) Кол-во скачиваний: 169

 

[VCO]

PS: Оказывается, можно и статью загрузить.

Это потому, что после десятого поста Вас перевели из Новичков в Участники, с чем Вас и поздравляю!
Бегло пролистал Ваши статьи, идея очень интересная, но прежде чем скурпулёзно разбираться, хотелось бы узнать, если не секрет, каковы Ваши планы по дальнейшему продвижению этого направления в синтезе? Ведь результаты на ПЛИС получены весьма скромные, и не факт, что ASIC или IC дадут на два порядка лучшие результаты. Какую пользу, кроме, например, диссертации или цикла статей, планируете получить? Если я ненароком копнул слишком глубоко, не отвечайте, это я из любопытства спросил.

[rloc]

Критика это хорошо, но хотелось бы поконкретней. Пожалуйста, назовите вполне определённую модель синтезатора частоты, с которым можно было бы провести сравнение.

Приведу один из удачных вариантов реализации "Tunable Bandpass DAC", который можно использовать в следующих вариантах:
1) в качестве ДПКД в обратной петле или источника опорной частоты ФАПЧ синтезатора
2) формирователь модулированного сигнала на фиксированной частоте с фильтрацией на ПАВ
3) формирователь ФМ сигнала на перестраиваемой частоте с фильтрацией в кольце ФАПЧ

A 2-GS/s 3-bit dS-Modulated DAC With Tunable Bandpass Mismatch Shaping
 01408080.pdf ( 821.24 килобайт ) Кол-во скачиваний: 238

[Vitaly_K]

Это потому, что после десятого поста Вас перевели из Новичков в Участники, с чем Вас и поздравляю! :santa2:
Бегло пролистал Ваши статьи, идея очень интересная, но прежде чем скурпулёзно разбираться, хотелось бы узнать, если не секрет, каковы Ваши планы по дальнейшему продвижению этого направления в синтезе? Ведь результаты на ПЛИС получены весьма скромные, и не факт, что ASIC или IC дадут на два порядка лучшие результаты. Какую пользу, кроме, например, диссертации или цикла статей, планируете получить? Если я ненароком копнул слишком глубоко, не отвечайте, это я из любопытства спросил.

Спасибо за внимание к данной теме.
Согласен и писал о том, что результаты получены скромные. Но, возможно, из-за простоты реализации это всё же может найти где-то применение и в таком варианте? Не знаете ли предприятие в СНГ, которое могло бы заинтересоваться этим?
Относительно того, что результаты на IC будут на два порядка лучше, у меня сомнений нет. Во-первых, математическая модель говорит об этом (см. приложение к моему ответу на вопрос khach-а от 27 Jan), а во-вторых, эту структуру моделировали в ADI на их оборудовании с учётом реальных погрешностей и получили отличные результаты. Сейчас ведём с ними переговоры, чтобы поставить проект на MPW. В этом помогает мой партнёр в Штатах.
Делать диссертацию не собираюсь (и кандидатской достаточно, и вообще научная степень сейчас никакого значения не имеет), статьи писать буду (надо же как-то популяризировать идею), есть планы на следующий патент (созрели ещё кое-какие идеи).
Какую планирую получить пользу. Ну, во-первых, я настолько втянулся в это дело, что уже и не представляю, чем ещё я смог бы заняться, будучи на пенсии. Во-вторых, если удастся как-то внедрить идею, то, возможно, получу некоторое скромное вознаграждение – добавку к моей опять-таки скромной пенсии.
С благодарностью за Ваше участие в дискуссии,
Виталий.

[VCO]

Согласен и писал о том, что результаты получены скромные. Но, возможно, из-за простоты реализации это всё же может найти где-то применение и в таком варианте? Не знаете ли предприятие в СНГ, которое могло бы заинтересоваться этим?

Микросхемы для прямого и косвенного синтеза у нас выпускает пока только ЭЛВИС.
Но я как-то сомневаюсь, что на Российских предприятиях озолотят за хорошую идею, недоросли мы ещё до этого, ой недоросли.
Я думаю, что и Александр Ченакин, и многие другие наши специалисты уехали на запад неспроста, скорее всего был печальный опыт изобретательства на наших предприятиях.
Да и в Сколково как инновацию это не протолкнуть!

[ledum]

Не знаете ли предприятие в СНГ, которое могло бы заинтересоваться этим?

На этот счет очень хорошо мог бы ответить zzzzzzzz, боюсь достаточно эмоционально, но жалко, на этой ветке он редко появляется. Реально очень не выгодно в наших краях. Я, примериваясь к своим задачам, тоже не могу придумать применения многим полезным возможностям данного метода. Частично уже прозвучало в ответе Dr.Drew в параллельной ветке. Мне на порядки проще работать с 48-битным NCO в Стратиксе, чем строить синтез с даже не долями Герца, а долями мегаГерца перестройки. Речь о том, что сейчас строятся приемники на http://www.national.com/pf/DC/ADC12D1800.html#Overview или http://www.e2v.com/assets/media/files/docu...rs/doc0952A.pdf - самый скоростной и EV10AS150A - самый высокочастотный по полосе (немного утрирую), а потом децимируя и преобразуя уже в цифре, настраиваюсь с любой точностью на любой сигнал. Тоже и на передачу - достаточно иметь малошумящую опорную частоту, к которой полуцифровыми методами можно прицепить все, что угодно. Поэтому, возможно, мало замечаний по сути - надо еще понять зачем это народу сейчас надо, кроме академического интереса.
Чисто дилетантское ИМХО.

[Vitaly_K]

Приведу один из удачных вариантов реализации "Tunable Bandpass DAC", который можно использовать в следующих вариантах:
1) в качестве ДПКД в обратной петле или источника опорной частоты ФАПЧ синтезатора
2) формирователь модулированного сигнала на фиксированной частоте с фильтрацией на ПАВ
3) формирователь ФМ сигнала на перестраиваемой частоте с фильтрацией в кольце ФАПЧ

Спасибо за информацию. Не сомневаюсь, что такой DAC даст какой-то выигрыш, не зря же солидные специалисты над этим работали и наверняка большие деньги при этом потратили. Ну а нам-то что от этого, - снова создавать какие-то макеты с таким DAC? Мне уже поздно этим заниматься, стар я для этого. Могу предложить Вам поучаствовать в доработке идеи PDS. Но работать только под «интерес», т.е. в надежде на то, что, возможно, когда-то, кем-то и где-то это будет внедрено и оплачено. Т.е. по «классике» - сначала «стулья», а деньги потом. Единственно, могу обеспечить любыми зарубежными комплектующими.

[rloc]

Не сомневаюсь, что такой DAC даст какой-то выигрыш, не зря же солидные специалисты над этим работали и наверняка большие деньги при этом потратили.

Вопрос не в том, что они сделали лучше и не в том кто сколько денег потратил, сама идея одинаковая, и будь то PDS или схема на основе "bandpass modulator", при одинаковых технологиях результаты будут получаться одинакового порядка и одинакового уровня сложности.

Мне уже поздно этим заниматься, стар я для этого. Могу предложить Вам поучаствовать в доработке идеи PDS. Но работать только под «интерес», т.е. в надежде на то, что, возможно, когда-то, кем-то и где-то это будет внедрено и оплачено. Т.е. по «классике» - сначала «стулья», а деньги потом.

Прошу прощения, не тот возраст у меня, чтобы критиковать. Очень много всяких схем перепробовал на основе сигма дельта модуляции с использованием R-ladder , результаты получались очень неплохие и все в основном на голом энтузиазме. Вчера, задав в строке поиска IEEE документов несколько ключевых слов, получил в ответ около 5000 документов, и думаю еще десятикратно больше будет придумано. К сожалению у меня тоже нет возможности в интегральном исполнении реализовать свои идеи, а без этого развивать эту тематику очень сложно. К тому же применение классических высокоскоростных ЦАП последних лет с добавлением некоторых технологий дает очень хорошие результаты (приводил недавно в другой теме). Работодатель сейчас от меня требует какие-то определенные сроки, поэтому иду по пути наименьшего сопротивления - разрабатываю далеко не самые идеальные по всем характеристикам устройства и по возможности применяю покупные модули.

[VCO]

Мне уже поздно этим заниматься, стар я для этого. Могу предложить Вам поучаствовать в доработке идеи PDS. Но работать только под «интерес», т.е. в надежде на то, что, возможно, когда-то, кем-то и где-то это будет внедрено и оплачено. Т.е. по «классике» - сначала «стулья», а деньги потом. Единственно, могу обеспечить любыми зарубежными комплектующими.

Вы тоже должны понять, что бОльшая часть обитателей форума очень далека от интегрального уровня и слишком занятА текущими прикладными задачами, более приземлёнными по сравнению с Вашей. У меня тоже часто мелькало в голове: "А мочему ГУНами не управляют при помощи ЦАПов? Разве фазовый детектор лучше?", но тут же сам себе и отвечал:"Значит так надо!".
Но сейчас в России почти все занимаются "бытовухой", получая за это куда более скромные деньги, чем могли бы иметь от ноу-хау, и при этом так загружены, что спины не разогнуть. Это я к тому, что желающих работать за призрачную перспективу найти непросто, сорри за оффтоп!

К тому же применение классических высокоскоростных ЦАП последних лет с добавлением некоторых технологий дает очень хорошие результаты (приводил недавно в другой теме).

Надеюсь, что rloc не будет против, если я уточню, о чём идёт речь: это тема "16-разрядный DDS до 1ГГц, Реально ли, если да, на чём сделать?"
Коротко об истории создания и развития этой темы: Познакомившись с теорией DDS и наигравшись с EvalBoardом оного, в голову пришла мысль, что свежеиспечёные на тот момент AD9910 и AD9912 неудовлетворяют моим запросам по спурам, которые по теории можно уменьшать и ликвидировать программно, аппаратно, да и программно-аппаратно тоже. Тему забросил, занявшись другим направлением - освоением HMC700, в то время, как rloc добился успеха на этом поприще, вот здесь.
Рекомендую почитать всю тему (вот уж не думал, что такая интересная и продуктивная получится) и сравнить перспективы использования продвинутого DDS с использованием всех методов фильтрации спур c Вашим методом в математических моделях. Вот это будет уже вполне адекватное сравнение двух методов.

[Vitaly_K]

Надеюсь, что rloc не будет против, если я уточню, о чём идёт речь: это тема "16-разрядный DDS до 1ГГц, Реально ли, если да, на чём сделать?"
Коротко об истории создания и развития этой темы: Познакомившись с теорией DDS и наигравшись с EvalBoardом оного, в голову пришла мысль, что свежеиспечёные на тот момент AD9910 и AD9912 неудовлетворяют моим запросам по спурам, которые по теории можно уменьшать и ликвидировать программно, аппаратно, да и программно-аппаратно тоже. Тему забросил, занявшись другим направлением - освоением HMC700, в то время, как rloc добился успеха на этом поприще, вот здесь.
Рекомендую почитать всю тему (вот уж не думал, что такая интересная и продуктивная получится) и сравнить перспективы использования продвинутого DDS с использованием всех методов фильтрации спур c Вашим методом в математических моделях. Вот это будет уже вполне адекватное сравнение двух методов.

Спасибо. Почитал я по Вашей ссылке, мало чего понял, но вот зашевелилась крамольная мысль, - а не уходим ли мы в сторону от моей темы? В предлагаемом мной варианте синтезатора исключается умножение в петле, и в этом заключаются его достоинства. А то, что предлагает rloc, - это отдельная идея борьбы со спурами, и вполне возможно, что её также можно применить и к PDS, используя в нём некий модернизированный DAC. Если ошибаюсь, поправьте меня, пожалуйста.
И ещё такой вопрос. Ведь закон сохранения энергии ещё никто пока не отменял. Куда деваются спуры? В Frac-N c DSM они отбрасываются в сторону от несущей и потому могут быть отфильтрованы. А что происходит здесь? Не получается ли так, что они распыляются в широком спектре, поднимая общий уровень шума?
Вопросы отношу также и к rloc, и буду ему благодарен, если и он подключится к ответу на эти вопросы.

[Vitaly_K]

Вопрос не в том, что они сделали лучше и не в том кто сколько денег потратил, сама идея одинаковая, и будь то PDS или схема на основе "bandpass modulator", при одинаковых технологиях результаты будут получаться одинакового порядка и одинакового уровня сложности.

По совету YIG побывал на его теме «16-разрядный DDS до 1ГГц, Реально ли, если да, на чём сделать?», где много информации от Вас. Мне вот что непонятно, или я чего-то недосмотрел. Вы приводите картинки улучшенных Вами спектров, а где исходные? Нельзя ли рядом, для наглядности, привести два случая: ДО и ПОСЛЕ? И почему всё это при широком спане? Вблизи несущей там ведь тоже что-то просматривается, но слишком спрессовано по оси частот, чтобы понять, что это такое.

[VladimirB]

Спасибо. Почитал я по Вашей ссылке, мало чего понял, но вот зашевелилась крамольная мысль, - а не уходим ли мы в сторону от моей темы? В предлагаемом мной варианте синтезатора исключается умножение в петле, и в этом заключаются его достоинства. А то, что предлагает rloc, - это отдельная идея борьбы со спурами, и вполне возможно, что её также можно применить и к PDS, используя в нём некий модернизированный DAC. Если ошибаюсь, поправьте меня, пожалуйста.
И ещё такой вопрос. Ведь закон сохранения энергии ещё никто пока не отменял. Куда деваются спуры? В Frac-N c DSM они отбрасываются в сторону от несущей и потому могут быть отфильтрованы. А что происходит здесь? Не получается ли так, что они распыляются в широком спектре, поднимая общий уровень шума?
Вопросы отношу также и к rloc, и буду ему благодарен, если и он подключится к ответу на эти вопросы.

Вариант rloc с ПЛИС и ЦАП позволяет практически гарантированно получить
хороший результат по фазовым шумам и спурам, при этом сохраняется возможность перестройки частот в очень широком диапазоне с шагом до 0.01Гц. Если чего-то и придётся подправлять - то только в HDL коде DDS'a. При том что современные ЦАПы позволяют синтезить частоты по выходу до 3.5ГГц.
Конечно при рандомизации фазы спуры размазываются по спектру - но мощность шумов увеличивается незначительно, плюс ещё есть алгоритм коррекции рядом Тейлора - тут даже размазывать ничего не надо.

Как вы говорите ваш вариант "исключает умножение в кольце", то если взять опорный генератор Морион на 10МГц с фазовыми шумами -160дБ/Гц при отстройке 10кГц и перенести его вашим синтезатором на 10ГГц, то какие будут фазовые шумы на выходе? Те же -160дБ/Гц на 10кГц? Если всё так хорошо - то ваш синтезатор с руками оторвут и за ним уже должна выстроится очередь из военных. Если нет, то как уже вам говорили надо провести сравнение с конкурирующими вариантами:
1) ПЛИС(DDS) -> ЦАП
2) DDS -> полосовой фильтр-> опора однокольцевой integer-N ФАПЧ

[rloc]

Вы приводите картинки улучшенных Вами спектров, а где исходные? Нельзя ли рядом, для наглядности, привести два случая: ДО и ПОСЛЕ? И почему всё это при широком спане? Вблизи несущей там ведь тоже что-то просматривается, но слишком спрессовано по оси частот, чтобы понять, что это такое.

ДО был пост 76, ПОСЛЕ - пост 85 + 92. Как появится время проведу измерения в еще более узком спане, чем 10 МГц.

И ещё такой вопрос. Ведь закон сохранения энергии ещё никто пока не отменял. Куда деваются спуры? В Frac-N c DSM они отбрасываются в сторону от несущей и потому могут быть отфильтрованы. А что происходит здесь? Не получается ли так, что они распыляются в широком спектре, поднимая общий уровень шума?

Все правильно, законы никто не отменял, спуры в моем случае действительно просто размазывались с небольшим подъемом среднего уровня шума, но не более чем в пределах шумов квантования 14-разрядной сетки ЦАП.
Как я уже писал, можно использовать "quantization noise shaping" на основе сигма дельта модуляции и на классическом ЦАП повысить SNR до эквивалентной разрядности 16 бит и более с пропорциональным сужением рабочей полосы (результаты не приводил). Оставшиеся единичные спуры носили уже регулярный предсказуемый характер и определялись недостаточным качеством фильтрации тактового сигнала (пролазы шли на внутренних слоях ПП). При желании их можно подавить табличным способом (или по формуле), как это делается в AD9912.

[Vitaly_K]

Вариант rloc с ПЛИС и ЦАП позволяет практически гарантированно получить
хороший результат по фазовым шумам и спурам, при этом сохраняется возможность перестройки частот в очень широком диапазоне с шагом до 0.01Гц. Если чего-то и придётся подправлять - то только в HDL коде DDS'a. При том что современные ЦАПы позволяют синтезить частоты по выходу до 3.5ГГц.
Конечно при рандомизации фазы спуры размазываются по спектру - но мощность шумов увеличивается незначительно, плюс ещё есть алгоритм коррекции рядом Тейлора - тут даже размазывать ничего не надо.

Как вы говорите ваш вариант "исключает умножение в кольце", то если взять опорный генератор Морион на 10МГц с фазовыми шумами -160дБ/Гц при отстройке 10кГц и перенести его вашим синтезатором на 10ГГц, то какие будут фазовые шумы на выходе? Те же -160дБ/Гц на 10кГц? Если всё так хорошо - то ваш синтезатор с руками оторвут и за ним уже должна выстроится очередь из военных. Если нет, то как уже вам говорили надо провести сравнение с конкурирующими вариантами:
1) ПЛИС(DDS) -> ЦАП
2) DDS -> полосовой фильтр-> опора однокольцевой integer-N ФАПЧ

Спасибо, что подключились к теме.
Не собираюсь возражать, что вариант rloc с ПЛИС и ЦАП – это хорошо. Верю.
Что касается умножения в петле, то, конечно же, шумы опорного генератора в любом случае умножаются как бы синтезатор не был построен. Зависимость 20lgN – это закон, так сказать, прямого действия. Речь о помехах дробности, на выходе фазового детектора. Из-за наличия делителя частоты в петле, который необходим, чтобы привести частоты к равенству на входах ФД, эти помехи умножаются в коэффициент деления раз. В предлагаемом варианте нет деления частоты в петле, сравнение фаз производится на неравных частотах, из-за чего опорная частота может быть выбрана на столько высокой, на сколько позволяет интегральная технология. Из-за этого и получается выигрыш по спурам и быстродействию. А идею программной борьбы со спурами можно, наверное, применить и здесь, и ещё дополнительно улучшить характеристики. Но это уже другая тема.

[VCO]

Что касается умножения в петле, то, конечно же, шумы опорного генератора в любом случае умножаются как бы синтезатор не был построен. Зависимость 20lgN – это закон, так сказать, прямого действия.

А вот с этим я, пожалуй не соглашусь, Вы уж извините! DDS - это по своей сути дробный делитель частоты, у которого опорная частота выше как минимум в 2.5 раза, чем частота выходного сигнала. А вот пути получения этой опоры могут быть разные: мы можем получить её из опоры с меньшей частотой с помощью умножения (для AD9912 проще всего умножить ГК218-ТС 500МГц), а можем и поделить опору на лейкосапфире, термостатированную с помощью ФАПЧ от OCXO. В первом случае имеем 20logN прямого действия, а во втором случае имеем 20logN обратного действия. Правда, справедливости ради, надо отметить, что второй вариант применим в очень узких областях, в отличии от первого, более неприхотливого. Но это уже совсем другая история..

[Vitaly_K]

А вот с этим я, пожалуй не соглашусь, Вы уж извините! DDS - это по своей сути дробный делитель частоты, у которого опорная частота выше как минимум в 2.5 раза, чем частота выходного сигнала. А вот пути получения этой опоры могут быть разные: мы можем получить её из опоры с меньшей частотой с помощью умножения (для AD9912 проще всего умножить ГК218-ТС 500МГц), а можем и поделить опору на лейкосапфире, термостатированную с помощью ФАПЧ от OCXO. В первом случае имеем 20logN прямого действия, а во втором случае имеем 20logN обратного действия. Правда, справедливости ради, надо отметить, что второй вариант применим в очень узких областях, в отличии от первого, более неприхотливого. Но это уже совсем другая история..

Очень интересно. Нельзя ли подробнее? Если Вы имеете в виду, что при делении шумы уменьшаются на 20lgN, то это понятно. Но, похоже, Вы считаете, что каким-то образом можно получить дополнительное улучшение при делении. Не за счёт ли фильтрации? Если так, то это и в самом деле другая история.

[VCO]

Очень интересно. Нельзя ли подробнее? Если Вы имеете в виду, что при делении шумы уменьшаются на 20lgN, то это понятно. Но, похоже, Вы считаете, что каким-то образом можно получить дополнительное улучшение при делении. Не за счёт ли фильтрации? Если так, то это и в самом деле другая история.

Нет, я так полагаю, что на практике такого улучшения не получится, так как делители и ЦАП тоже шумят и они ограничат возможности такого метода, но получить достаточно высококачественную опору 1-2ГГц для DDS с шумами порядка -160 дБн/Гц на смещении 1кГц вполне реально. Но мне, например, такое решение не подходит, лейкосапфировые опоры, говорят, капризная вещь, хотя и крутая. А вот для науки и космоса - самое то! Тут в параллельной ветке как раз тема про OCXO как раз на лейкосапфиры переключилась.

[Dr.Drew]

Делить лейкосапфир для ДДС - не в коня овёс. Хватает и 100 МГц умножить. Ибо ДДС - штука шумная и дело не в капризности.

[Vitaly_K]

Нет, я так полагаю, что на практике мы такого улучшения не получится, так как делители и ЦАП тоже шумят и они ограничат возможности такого метода, но получить достаточно высококачественную опору 1-2ГГц для DDS с шумами порядка -160 дБн/Гц на смещении 1кГц вполне реально. Но мне, например, такое решение не подходит, лейкосапфировые опоры, говорят, капризная вещь, хотя и крутая. А вот для науки и космоса - самое то! Тут в параллельной ветке как раз тема про OCXO как раз на лейкосапфиры переключилась.

Опять-таки непонятно. То, что все элементы шумят, - само собой разумеется. Давайте конкретно о шумах опоры. Утверждаете ли Вы, что возможны такие случаи, когда после деления частоты ОПОРЫ можно уменьшить шум этой ОПОРЫ более чем на 20lgN? Естественно, не за счёт фильтрации.

[VladimirB]

Делить лейкосапфир для ДДС - не в коня овёс. Хватает и 100 МГц умножить. Ибо ДДС - штука шумная и дело не в капризности.

Шумы ДДСа - в пределе это только шумы и спуры ЦАПа, которые в совсем дальней зоне можно пофильтровать, а в ближней зоне определяются качеством опоры и разрядностью ЦАПа.

Синус же можно вычислять в цифре со сколь угодно большой точностью по фазе и амплитуде - хоть FPU с плавучкой поставить можно.

[rloc]

В предлагаемом варианте нет деления частоты в петле, сравнение фаз производится на неравных частотах, из-за чего опорная частота может быть выбрана на столько высокой, на сколько позволяет интегральная технология. Из-за этого и получается выигрыш по спурам и быстродействию.

Этот момент не совсем понятен, частоты может и неравные, но частота работы отдельно взятого триггера ФД определяется частотой прихода импульса на вход S. Чтобы уменьшить суммарный шум ФД, состоящего из К триггеров, необходимо, чтобы полезные парциальные составляющие сигнала ошибки складывались когерентно (т.е. пропорционально K), а шумовые парциальные составляющие - случайно (т.е. пропорционально квадратному корню из K), что без моделирования не так тривиально.
Очень хорошим заключением второй части статьи могло бы быть подтверждение факта отсутствия деления в петле (за вычетом шумов из-за вынужденного деления в макете частоты ГУНа на 2 и 8/9).

[Dr.Drew]

Что-то я не понял. Сначала в пределе шумы ЦАП, а потом почему-то опора вылазит. И что это за предел? На примере 9912, фазовый шум 1 ГГц ниже минус 153 в остатке уже не виден. А на ближних отстройках от 1 до 10 кГц, вообще сильно ЦАП шумит. Любой интегральный ДДС, какой не возьми, сейчас на выходе шумит сильнее, чем приведённая к выходу качественная опора. Вопрос рассыпных ДДС остаётся открытым, ибо rloc на все предложения показать ФШ своего агрегата, отвечал, что нету нормальной тактухи. Может, мне удастся по своим каналам пробить эксперимент. Тогда можно будет более предметно поговорить. А так, множить 100 МГц и вперёд, на винные склады. Ещё и за...ть (прошу прощения) умудряются.

Юбилейное, трёхсотое...

Vitaly K, тут речь о том, что при умножении 100 МГц шум гармоники растёт по известному закону. Если использовать более высокочастотную опору - генератор работающий на 10 ГГц, например, лейкосапфировый, то шум субгармоники будет падать тоже по известному закону (без учёта дополнительных шумов делителей) и при одинаковой выходной частоте в обоих случаях, второй генератор выиграет. А то, что 20lgN, с этим никто не спорит.

Сообщение отредактировал Dr.Drew - Jan 31 2011, 16:39

[Chenakin]

Vitaly K, тут речь о том, что при умножении 100 МГц шум гармоники растёт по известному закону. Если использовать более высокочастотную опору - генератор работающий на 10 ГГц, например, лейкосапфировый, то шум субгармоники будет падать тоже по известному закону (без учёта дополнительных шумов делителей) и при одинаковой выходной частоте в обоих случаях, второй генератор выиграет. А то, что 20lgN, с этим никто не спорит.

Вы имеете ввиду, DDS выиграет у PDS? Это совсем не обязательно. Если предположить, что два решения абсолютно идеальны в плане добавления шумов, то и результат будет одинаковым и определяться шумами опоры. Другой вопрос, а насколько идеальны эти два решения?

Виталий, я думаю, чтобы Вам успешно реализовать Вашу идею, Вам нужно аргументировано ответить на следующие вопросы:
1. Оценить (реалистично) собственные (residiul) шумы схемы, т.е. какими будут шумы при использовании идеальной опоры.
2. Провести сравнение с существующими техническими решениями (DDS, fractional-N, etc.), т.е. какой выигрыш и при каких затратах может быть получен. Извините, но если выигрыш незначительный, то стоит ли овчинка выделки?
3. Провести сравнение с возможными будущими решениями. Дело в том, что любая серьёзная компания уже имеет планы, что она принесёт через, скажем, 3 года. Т.е. Вам нужно угадать (хотя бы примерно), что у них сейчас рассматривается и показать, что Ваше решение будет лучше. Задача совсем не из простых...
4. Привести серьёзную аргументацию Вашего анализа (в идеале – действующий макет).
Всё это не просто. Так что золотые горы – они что здесь, что там могут быть весьма призрачными. Как говорится, хорошо там, где нас нет, но и туда спешить не стоит. Я думаю, что неоценимой пользой общения на форуме, будет для Вас объективная и независимая оценка и возможная помощь во всех вышеперечисленных вопросах. Не отчаивайтесь!

[Vitaly_K]

Этот момент не совсем понятен, частоты может и неравные, но частота работы отдельно взятого триггера ФД определяется частотой прихода импульса на вход S. Чтобы уменьшить суммарный шум ФД, состоящего из К триггеров, необходимо, чтобы полезные парциальные составляющие сигнала ошибки складывались когерентно (т.е. пропорционально K), а шумовые парциальные составляющие - случайно (т.е. пропорционально квадратному корню из K), что без моделирования не так тривиально.
Очень хорошим заключением второй части статьи могло бы быть подтверждение факта отсутствия деления в петле (за вычетом шумов из-за вынужденного деления в макете частоты ГУНа на 2 и 8/9).

Относительно когерентности суммирования парциальных сигналов. Вы уж, пожалуйста, посмотрите сами на рисунок от 27 янв., 12:22 и решите, как они там суммируются. Отсутствие деления частоты в петле показано на Fig.2 первой статьи. Согласен, что шумы большие, далеко до опорного генератора. Потому и нужна заказная интегральная схема, на ПЛИС ничего хорошего не получить. Подробно об этом в разделе Noise and Spurious Issues второй статьи.

[rloc]

Согласен, что шумы большие, далеко до опорного генератора. Потому и нужна заказная интегральная схема, на ПЛИС ничего хорошего не получить.

Согласитесь, что если привести на одном графике вклад каждой части схемы (желательно измеренный) в общий уровень шума, легче будет доказать производителю чипов необходимость интегрального исполнения.
Экспериментируя несколько лет назад с R-ladder преобразователями, я выносил из FPGA выходные триггеры в отдельную микросхему на PECL логике с отдельным тактированием, тщательно выравнивал по длине все линии и делал электромагнитное моделирование с целью оптимизации суммирования на резисторах.

[Dr.Drew]

Вы имеете ввиду, DDS выиграет у PDS? Это совсем не обязательно. Если предположить, что два решения абсолютно идеальны в плане добавления шумов, то и результат будет одинаковым и определяться шумами опоры. Другой вопрос, а насколько идеальны эти два решения?

Да нет же. Я говорил безотносительно DDS и PDS. Вопрос был в том, что меньше остаточных шумов даст при формировании опорной частоты для ФАПЧ или тактовой для ДДС: деление или умножение.

[VCO]

Делить лейкосапфир для ДДС - не в коня овёс. Хватает и 100 МГц умножить. Ибо ДДС - штука шумная и дело не в капризности.

Cогласен, но лишь отчасти, ибо теория работы DDS тоже не совсем согласна:

Источник тактового сигнала DDS является главным источником фазовых шумов, даже несмотря на эффект их уменьшения в процессе деления частоты в DDS. Фазовый шум выходного сигнала DDS теоретически меньше фазового шума тактового сигнала на 20log(FCLK/FOUT) дБ. На практике это улучшение ограничено шумовым порогом схем DDS.

По моим наблюдениям шумовой порог схем DDS и DAC не является константой, а уменьшается день ото дня вместе с совершенствованием технологий производства цифро-аналоговых микросхем. Этот порог также зависит от соотношения выходной и тактовой частот DDS.
Но при имеющихся сейчас качественных высокочастотных кварцевых опорах, лепить опору для DDS на лейкосапфире, действительно, нецелесообразно. Я пример привёл для идеального DDS, а в природе, как известно, нет ничего идеального. Я уверен, что математическая модель DDS покажет изумительные результаты, чего на практике никогда не покажет.

Утверждаете ли Вы, что возможны такие случаи, когда после деления частоты ОПОРЫ можно уменьшить шум этой ОПОРЫ более чем на 20lgN? Естественно, не за счёт фильтрации.

Разумеется, но не больше 20lgN (где я утверждал, что больше 20lgN, не помню? )! Просто лейкосапфировая опора настолько близка к идеальной, что после деления вы этого не увидите, а вот если взять, например, “заФАПЧёванный” от OCXO PMYTO, скажем, на 8 ГГц – то увидете во всей красе при делении до 1 ГГц снижение его фазового шума на 18дБ.

Вопрос рассыпных ДДС остаётся открытым, ибо rloc на все предложения показать ФШ своего агрегата, отвечал, что нету нормальной тактухи. Может, мне удастся по своим каналам пробить эксперимент.

Этот вопрос упирается не столько в эффективность рассыпного решения, сколько в возможность совершенствования алгоритма прямого цифрового синтеза, который в интегральных решениях, типа AD9912, недоступен.

Юбилейное, трёхсотое...

Поздравляю! При таком весомом участии такой скромный результат является несомненным показателем высочайшего профессионализма (без преувеличения).

[Vitaly_K]

Виталий, я думаю, чтобы Вам успешно реализовать Вашу идею, Вам нужно аргументировано ответить на следующие вопросы:
1. Оценить (реалистично) собственные (residiul) шумы схемы, т.е. какими будут шумы при использовании идеальной опоры.
2. Провести сравнение с существующими техническими решениями (DDS, fractional-N, etc.), т.е. какой выигрыш и при каких затратах может быть получен. Извините, но если выигрыш незначительный, то стоит ли овчинка выделки?
3. Провести сравнение с возможными будущими решениями. Дело в том, что любая серьёзная компания уже имеет планы, что она принесёт через, скажем, 3 года. Т.е. Вам нужно угадать (хотя бы примерно), что у них сейчас рассматривается и показать, что Ваше решение будет лучше. Задача совсем не из простых...
4. Привести серьёзную аргументацию Вашего анализа (в идеале – действующий макет).
Всё это не просто. Так что золотые горы – они что здесь, что там могут быть весьма призрачными. Как говорится, хорошо там, где нас нет, но и туда спешить не стоит. Я думаю, что неоценимой пользой общения на форуме, будет для Вас объективная и независимая оценка и возможная помощь во всех вышеперечисленных вопросах. Не отчаивайтесь!

Спасибо, Александр, за советы, с ними согласен, стараюсь им следовать, но не всё получается, «топором да долотом» много не сделаешь. Не понял о золотых горах, к чему это Вы? Участникам форума благодарен за внимание к теме, было интересно, всем спасибо.

[rloc]

Vitaly_K, сразу даже и не обратил внимание, у Вас шумы при ближних отстройках получились хуже чем у ГУНа:

______1kHz____10kHz____100kHz____1MHz
VCO__-70dBc__-95dBc___-117dBc___-137dBc
Syn__-70dBc___-90dBc___-105dBc___-130dBc

[Chenakin]

Не понял о золотых горах, к чему это Вы?

Виталий, это я не Вам - извините - просто все смешалось в одном ответе. Ваши целеустремления и стойкость я знаю. Вижу, Вам тут приходится не сладко, не сдавайтесь, вопросов, действительно, много (и по делу), но это только в конечном итоге усилит Ваш анализ и, возможно, удастся выйти на какое-то приемлемое решение на доступных на сегоднешний день элементах (что весьма желательно).
До встречи здесь на форуме!

[Vitaly_K]

Vitaly_K, сразу даже и не обратил внимание, у Вас шумы при ближних отстройках получились хуже чем у ГУНа:

______1kHz____10kHz____100kHz____1MHz
VCO__-70dBc__-95dBc___-117dBc___-137dBc
Syn__-70dBc___-90dBc___-105dBc___-130dBc

Думал, что дискуссия закончена, и уже как бы попрощался, но вот интересный Ваш вопрос о шумах.
Чему ж тут удивляться? Отличные ГУНы от MiniCircuits. Если бы был простой способ перестраивать такие ГУНы, скажем, потенциометром, со скоростью 10 мкс и с точностью 1 Гц, то цены не было бы таким устройствам. Но так не получается, и потому приходится строить синтезаторы частоты, в которых много всякого разного может быть привнесено в спектр сигнала. Я уже говорил, что макетирование идеи, не воплощённой в заказном чипе, скорее будет против самой идеи. Вот вам и результат. В то же время не считаю, что это так уж и плохо. Примерно такие же данные имеет, например, синтезатор типа VDS 2700 фирмы Meret Optical Communications. Построен он по принципу DDS+Fractional PLL. Октавы не перекрывает, а всего 20%. Стоит от $3k до $3.5k! Та же, примерно, ситуация и с синтезаторами фирмы General Electronic Devices.
В очередной раз повторюсь, что макет представлен не для подтверждения теории PDS, а лишь чтобы показать, что и в таком виде, из-за дешевизны, такой синтезатор мог бы найти применение. А все точки над i мог бы расставить только заказной чип. За замечание спасибо.

[тау]

.... Отличные ГУНы от MiniCircuits. Если бы был простой способ перестраивать такие ГУНы, скажем, потенциометром, со скоростью 10 мкс и с точностью 1 Гц, то цены не было бы таким устройствам. Но так не получается, и потому приходится строить синтезаторы частоты, в которых много всякого разного может быть привнесено в спектр сигнала. Я уже говорил, что макетирование идеи, не воплощённой в заказном чипе, скорее будет против самой идеи. Вот вам и результат. В то же время не считаю, что это так уж и плохо. ...

Обычно считается что шумы Гуна в ближней зоне чистятся фапчём и больше определяются опорой либо возможностями PFD.
Шумы ,привнесенный PFD , могут быть большими , если 10LOG(tau*Fcompare) существенно велика из-за tau- времени открытых ключей (а ваши RS триггеры всегда открыты) . На эту тему статейка пробегала http://electronix.ru/forum/index.php?act=a...st&id=34692

там про дробовой шум (shot noise current) чарч-пампа, но я думаю что RS триггеры не лучше в плане шумов.

любой фракциональный PLL шумит больше целочисленного в том числе по причине того , что шум возрастает из-за необходимости увеличения tau ключей CP. имхо не только из-за размазывания шумов дробности.

Сообщение отредактировал тау - Feb 2 2011, 11:32

[Vitaly_K]

Виталий, это я не Вам - извините - просто все смешалось в одном ответе:). Ваши целеустремления и стойкость я знаю. Вижу, Вам тут приходится не сладко, не сдавайтесь, вопросов, действительно, много (и по делу), но это только в конечном итоге усилит Ваш анализ и, возможно, удастся выйти на какое-то приемлемое решение на доступных на сегоднешний день элементах (что весьма желательно).
До встречи здесь на форуме!

Да, Александр, пожалуй, стоило бы основательно поработать над макетом, не пытаясь сделать его в виде простого, дешёвого синтезатора, т.е. не жалея комплектующих и не заботясь о компактности. Например, ядра опорного и сигнального трактов разместить в отдельных ПЛИСах (чтобы исключить взаимные пролезания), а для их суммирования (RS-триггеры и DAC) подобрать другие подходящие микросхемы. Задача для меня, можно сказать, архи сложная. Займусь, если найду подходящего помощника.

[rloc]

Думал, что дискуссия закончена, и уже как бы попрощался, но вот интересный Ваш вопрос о шумах.

Я попытался построить график зависимости уровня фазового шума от частоты и не обнаружил на нем характерной полочки от шумов фазового детектора. Это несколько сбило меня с толку, пока не увидел вышеуказанное несоответствие. Т.е. делать какие-то выводы очень рано.
Чувствую у Вас есть огромное желание продолжать совершенствовать как саму идею, так и макет. Тему можно не спеша развивать по мере появления новых вариантов решений или вопросов от участников форума.
Сколько слоев печать была?

[Vitaly_K]

Сколько слоев печать была?

Четыре слоя.

[rloc]

Для сравнения приведу шумы самого ГК 100 МГц и на выходе CPLD без LL после деления на 5 (светлая линия), можно сравнить с картинкой выше. Этот результат будет очень полезен Vitaly_K, буферизация всех сигналов с помощью LL-trigger поможет более чем на 20 дБ улучшить шумы в его синтезаторе. Думаю результат будет не хуже, чем при интегральном исполнении и сразу решится вопрос "стоит ли овчинка выделки".

Теперь к вопросу о том, как уменьшить шумы. Все очень просто. В Ваше схеме PDS-DS есть два распределенных делителя частоты (назвал так для простоты) опорного сигнала и сигнала VCO. Причем все эти делители + RS-триггеры сделаны у Вас внутри одной FPGA. Как показывает практика, и мной уже неоднократно проверено, шумы логики CPLD и тем более FPGA очень большие. Мое предложение - вынести 16 разрядов "Phase Splitter R" и 16 разрядов "Phase Splitter C" наружу FPGA, пропустить каждый разряд через LL-триггер, с непосредственным тактированием от fr или fc, и подать на RS-триггеры из этой же серии. Можно попробовать совместить D- и RS-триггеры, чтобы немного уменьшить общее количество элементов. Еще желательно тоже самое проделать с DAC на R2R-ladder цепочке резисторов для управления частотой, или просто заменить на какой-нибудь простой DAC, подозреваю, что остаточный (в состоянии покоя) шум FPGA также не маленький.
Бесспорно это несколько усложняет схему, но самое главное - это проверка идеи.

От самого триггера мало чего зависит. Пусть даже он будет идеальным, но тогда он в точности передаст на выход разнобой в задержках по KR-разрядам, а именно из-за этого разнобоя и ухудшается спектр. Выровнять, до желаемого уровня, эти задержки в ПЛИС практически невозможно. Также если он (триггер) идеален в смысле амплитудной точности, то от этого тоже мало проку, поскольку всё будет испорчено навесной KR-матрицей, «размазанной» по печатной плате. Единственный выход – разработка заказного чипа.
Тут есть некоторое продвижение. Analog Devices приступил к разработке образцов на базе нашего проекта, который на Актеловской ПЛИС. Но быстро они эту работу не сделают, так как она у них неплановая, а своих проектов тьма.
Хотелось бы найти в помощники программиста-математика для усовершенствования программы расчёта спектра в зависимости от неточностей ЦАП. Та, которая есть сейчас, учитывает неточности только одного разряда. А интересно и важно было бы знать, что будет, если неточности распределены каким-то образом по всем разрядам. Правда, результаты моделирования в Analog Devices оказались довольно-таки впечатляющими, но неплохо было бы иметь строгое математическое подтверждение. А я вроде бы как Чапаев, который на экзамене в академию представлял интуитивно, что ноль пять плюс одна вторая – это литровка, но математически выразить не мог. Так что буду весьма благодарен, если кто-то откликнется на мою просьбу о помощи.

Vitaly_K, решил перенести наш разговор в соответствующую тему, чтобы не мешать Vecheslav.
Я с Вами абсолютно не согласен. Во-первых у меня есть положительный опыт макетирования высокоскоростного многоразрядного сигма-дельта ЦАП с точно такими же резисторами по выходу. До 100 МГц шумы получались просто великолепные, больше было проблем со спурами.
Давайте уточним, откуда по выходу FPGA возникает фазовый шум? Основной его источник - это случайное дрожание фронта/спада выходного сигнала (фликкер, дробовый шум) и низкая ЭМС с соседними сигналами и питанию. Подумайте внимательно, какой будет детерминированный разброс в задержках при буферизации на LL-триггерах на печатной плате и насколько он будет отличаться от разброса внутри FPGA? Напомню, что внутри FPGA задержка распространения сигнала в основном определяется не длиной линий, а количеством КМОП транзисторов коммутирующих эти линии. И еще один вопрос: если не использовать схем "dithering", на что больше будет влиять детерминированный разброс по задержкам: на фазовый шум или на величину спур?

[Vitaly_K]

Vitaly_K, решил перенести наш разговор в соответствующую тему, чтобы не мешать Vecheslav.
Я с Вами абсолютно не согласен...

Ну а я, взаимно, не могу согласиться с Вами. Во-первых, в ModelSim мы видим задержки в разрядах нашего проекта, и их порядок таков, что соответствует рассчитанному нашей программой шуму на выходе синтезатора. О характере шума можно судить по графикам в моих статьях, на которые я делал ссылки. Это, в принципе, детерминированные помехи, (можно также назвать их помехами дробности), но при малом шаге сетки их плотность так велика, что выделить каждую из них не представляется возможным, и потому они воспринимаются как шум. Во-вторых, если выбрать управляющий код таким, чтобы исключить дробность, шум резко, на порядок уменьшается. Так что всякие шумы типа фликкера и дробового начисто исключаются. Они-то в итоге и остаются при таком эксперименте, и дал бы бог, чтобы такой уровень шума был всегда. Что касается ЭМС, то много чего перепробовали на плате, разные там развязки по питанию, экранирование, множество вариантов разводки плат, питание от батарей – ничего не помогает. А вот в самой ПЛИС низкая ЭМС вполне возможна.
Всё это привело меня к выводу, что без заказного чипа перспектива идеи PDS синтезатора весьма скромная.

[rloc]

Всё это привело меня к выводу, что без заказного чипа перспектива идеи PDS синтезатора весьма скромная.

Никак у меня не получается донести до Вас идею.
Если поставить внешние триггеры (D-trigger со входными сигналами D, CLK и выходом Q) по каждому разряду, то фронты/спады сигналов будут отсчитываться строго от фронта тактового сигнала и не будут зависеть от разброса задержек и дрожания сигналов после FPGA. Таким образом мы полностью исключаем влияние FPGA на качество сигнала и забываем про ModelSim.

Перечислим основные преимущества моего предложения:
1) Погрешность разброса задержек сигналов можно сделать на уровне 0.005 нс, для сравнения, внутри FPGA, с учетом всего пути распространения - не лучше 0.2 нс.
2) Уровень фазовых шумов - как минимум на 20 дБ лучше.
3) На макете есть прекрасная возможность вручную отъюстировать все параметры: задержки в небольших пределах (путем накладывания диэлектрика с высоким эпсилон на соответствующую линию), номиналы суммирующих резисторов. В интегральном исполнении потребуется только подстройка лазером, что на первых порах может быть не доступно.

Мой вывод такой: пока макет не будет доведен до рабочего образца с тщательным просчетом всей математики, ждать каких-нибудь результатов от интегрального исполнения бесполезно.

[Vitaly_K]

Никак у меня не получается донести до Вас идею...

Теперь понял, спасибо, извините за моё долгодумство. Пожалуй, стоило бы опробовать Вашу идею, но я сам, к сожалению, не в состоянии этого сделать, а нужных для этого помощников у меня нет.
Однако же не понял Вашего вывода. Да и звучит он слишком уж категорично. А по-моему, одно другому не мешает. То, о чём Вы пишите, в равной степени (в смысле идеи) можно воплотить и в заказном чипе.
А что касается математики, то я писал уже об этом. Нужен мне помощник программист-математик. Возможно, кто и откликнется?

[rloc]

Vitaly_K, у Вас уже была собрана макетная плата, фотографии которой можно найти в статьях. Кто ее конструировал, собирал и отлаживал? В таких случаях часто приходится следовать принципу "сам себе и жнец, и швец, и на дуде игрец".
В интегральном исполнении тоже есть свои нюансы, но согласитесь, дешевле несколько вариантов макеток сделать, чем несколько чипов. К тому же шумы сейчас настолько огромны, что скрываются все недостатки. Читал материалы конференций IEEE, где очень часто пишут сколько много калибровок приходится вводить в чип, чтобы получить рабочий образец. Поэтому надо максимально отработать на макете - это и дешевле, и проще, и быстрее.

[Vitaly_K]

Для rloc
Частично Вы правы относительно «жнеца» и пр. Приходилось мне с паяльником в руках и тестером выискивать и исправлять огрехи на печатной плате. Также занимался разводкой в FPGA и моделированием. Проект в формате VHDL, по моей блок-схеме, делал помощник. Прекрасный математик, разработал также ряд программ для расчёта спектра, но не успел довести работу до конца, его уже нет в живых. Принципиальная схема всего устройства тоже моей руки. Печатной платой от разводки до сборки, а также контроллером с программой управления (естественно, с моим участием) занимались ребята из КПИ. Они специалисты именно по синтезаторам, довольно высокого уровня, но жизнь вносит свои коррективы, надо выживать, и сейчас они перешли на тематику титановой сварки, работают по контракту с китайцами. Все эти работы оплачивал мой партнёр в США. Платил понемногу, но за несколько лет набежала немалая сумма. Сомневаюсь, что он и дальше будет тратиться на наши эксперименты.
О шумах. Опять-таки Ваши оценки звучат как приговор. Не такие уж они и огромные, наши шумы. Я уже писал об этом на форуме. Возьмём, к примеру, синтезаторы фирмы MOC. Те же шумы, да ещё всего лишь 20-процентное перекрытие против нашего октавного. И цена от $3,000 до $3,500 против нашей, в несколько раз меньшей. Но главное-то в том, что будут покупать у них, а не у нас. Они – фирма с мировым именем, а кто мы – об этом только мы и знаем. Как говорит Александр Ченакин, он никогда бы не включал в свои разработки комплектующие изделия от небольшой фирмы, поскольку нет никакой уверенности, что завтра эта фирма всё ещё будет на рынке.
Теперь о том, что дешевле, проще и быстрее – наш макет или их чип. Это вроде вопроса, чем лучше работать, «топором да долотом» или же более совершенным инструментом. Ну уж коли ADI берётся за разработку чипа, то и слава богу, не мы ж за это платим. Вы прекрасно понимаете, что главное в этом деле – ЦАП. А руководит работами как раз главный специалист фирмы по DDS, где главное – тоже ЦАП. К тому же структуры DDS и нашего PDS в общем-то схожи, так что и в блочном размещении в чипе проблем особых не должно быть. Конечно, какой-то риск потратить зря ресурсы есть, но, как говорится, «кто не рискует, тот…» и далее по известному тексту.
PS: Кстати, мой партнёр Nicholas Payne будет делать доклад о нашем синтезаторе в следующий вторник, 22-го, на конференции ARMMS в Corby, Англия. Говорит, что я могу подключиться к участию через Skype, но пока не представляю, как это можно будет сделать.
Сайт конференции - http://www.armms.org/conference.php.

[rloc]

Возьмём, к примеру, синтезаторы фирмы MOC. Те же шумы, да ещё всего лишь 20-процентное перекрытие против нашего октавного. И цена от $3,000 до $3,500 против нашей, в несколько раз меньшей.

А если взять к примеру синтезаторы фирмы Synergy: и шумы будут ниже, и цена порядка 200$, и диапазон октавный, и фирма известная и крупная?

Теперь о том, что дешевле, проще и быстрее – наш макет или их чип. Это вроде вопроса, чем лучше работать, «топором да долотом» или же более совершенным инструментом.

Спорить не буду, не легко Вас переубедить. Тем же самым "топором да долотом" потом придется новоиспеченный чип на макетку ставить и обвязку всякую делать. Хорошо, что Вы подметили аналогию с DDS, решаемые проблемы будут очень близки.

[VCO]

Интересно ещё то, что в направлении DDS "топорное" решение открывает гораздо больше возможностей и горизонтов, в т.ч. по частоте, чем интегральное от тех же Analog Devices. Выигрыш у интегрального решения типа AD9910 или AD9912 пока только в цене, габаритах и простоте реализации, но никак не в чистоте спектра, максимальной частоте, скорости перестройки и гибкости. В последнем критерии я бы именно их назвал топорными: возможностей гибкой конфигурации прямого синтеза Аналоговые Девицы пока предоставляют мизер.

[Vitaly_K]

А если взять к примеру синтезаторы фирмы Synergy: и шумы будут ниже, и цена порядка 200$, и диапазон октавный, и фирма известная и крупная?


Спорить не буду, не легко Вас переубедить. Тем же самым "топором да долотом" потом придется новоиспеченный чип на макетку ставить и обвязку всякую делать. Хорошо, что Вы подметили аналогию с DDS, решаемые проблемы будут очень близки.

Относительно «не легко Вас переубедить». Ничего страшного, в споре, как известно, рождается истина. Ну вот, к примеру, Вы отсылаете меня к Synergy. Будто бы у них те же шумы, а цена просто смешная – всего $200. Вы меня извините, но как я тут могу с Вами согласиться? Не нашёл я на их сайте предмета для сравнения. Шаг сетки у них 0.5/1 МГц. Это так называемые Integer-N синтезаторы. Там в принципе нет шумов дробности, которые неизбежно присутствуют при малом шаге сетки, как, например, у нас (~2Гц). Чуть раньше я подробно ответил на Ваш вопрос о характере наших шумов. Там же писал, что если исключить дробность, то шумы на порядок уменьшаются. Возможно, я чего-то не досмотрел на сайте Synergy? Тогда укажите конкретно ту модель, которую Вы имели в виду.


Для rloc
И ещё небольшое добавление. Если вернуться к синтезаторам Meret Optical Communications (MOC), на которые я раньше ссылался, то, чтобы получить мелкую сетку, они используют комбинацию примерно такого же синтезатора как у Synergy (только с «небольшой дробностью») с синтезатором типа DDS. Это уже довольно сложная структура, неизбежно возникают проблемы ЭМС, да ещё надо выбрать удачный кусок диапазона у DDS, чтобы спуров было поменьше. Вот цена и поднимается с $200 до $3,000-3,500, а перекрытие по частоте, вместе с тем, сокращается до 20%.
Наш синтезатор – однопетлевой, проблем ЭМС в принципе не должно быть. В этом я вижу его большое преимущество.

[rloc]

Возможно, я чего-то не досмотрел на сайте Synergy? Тогда укажите конкретно ту модель, которую Вы имели в виду.

Любой синтезатор из серии MTS2500, шаг сетки - 1 Гц. С ценою возможно ошибаюсь, 200$ - это было за модель с шагом 0.5 МГц.

[Vitaly_K]

Любой синтезатор из серии MTS2500, шаг сетки - 1 Гц. С ценою возможно ошибаюсь, 200$ - это было за модель с шагом 0.5 МГц.

Опять не то, и, похоже, круг замыкается.
Это синтезаторы типа Frac-N-DSM или Frac-N-SDM (в зависимости как прочитать: delta-sigma или sigma-delta modulation). О них я писал в первых строках своих статей в MPD, которые мы теперь обсуждаем. Обратите внимание на график шумов для MTS2500. Там чётко вырисовывается полоса пропускания ФАПЧ. Это всего лишь 20-30 кГц. Не знаю, почему Вы привели в пример Synergy а не Hittite, у которых успехи в этом деле более значительны. Они добились полосы ФАПЧ на порядок большей. Это за счёт подъёма, тоже на порядок, опорной частоты. Но в итоге это не так уж и много. Отсюда и соответствующее быстродействие, которое, согласитесь, не очень высокое, и перспективы его дальнейшего повышения весьма сомнительны. Правда, Mark Cloutier, ведущий разработчик в Hittite, придумал как решить проблему, используя две таких одинаковых схемы, одна из которых формирует программно переключаемую опорную частоту для второй такой же схемы, с использованием таблицы, типа LUT, для хранения программы переключений. Хорошая идея, но это уже система, а не просто единственная микросхема. И вообще любая из этих микросхем или комбинация из них это ж ещё, строго говоря, не синтезатор как законченное устройство. Чтобы с полным правом можно было бы назвать его таковым надо ещё много чего установить на печатную плату, и какова в итоге окажется цена – это ещё вопрос.
А о замкнутом круге я сказал вот почему. Ведь теперь Вы можете возразить, что у меня дела с быстродействием не лучше. А я в ответ – так, ведь, нужен заказной чип. А Вы – надо сначала проверить идею на «рассыпухе». А я – нет возможности это сделать. А Вы мне ещё в пример какой-нибудь синтезатор, в котором будто бы все проблемы решены. И т.д. и т.п.
Но это не значит, что я против дальнейшего разговора. Отнюдь. Я рад возможности общаться на этом форуме, а то чувствуешь себя кустарём-одиночкой. Спасибо Вам за активное участие. Жду новых контраргументов.

[VCO]

Продолжу свой монолог о "топорности" решений на дискретных компонентах и "продвинутости" интегральных решений.
Кроме DDS этот сравнительный анализ можно перенести на PLL, в которых в подавляющем большинстве используют максимально интегрированные в чип синтезаторы. При беглом поверхностном анализе можно увидеть тенденцию ухудшения характеристик синтезатора с повышением степени интеграции. Самые слабые характеристики как правило имеют ФАПЧ со встроенным ГУНом, они имеют относительно низкую частоту сравнения, относительно высокий уровень фазовых шумов и спур. И напротив, самые крутые характеристики имеют решения на дискретных компонентах, таких как PFD, счётчики/делители частоты, СМШУ, ГУН. Такие синтезаторы имеют максимальную скорость перестройки, наименьшие для ФАПЧ шумы и спуры, наименьшую нелинейность мощности выходного сигнала при использовании следящей АРУ.
Популярность интегральных решений здесь прежде всего связана с тем, что в большинстве случаев разработчики ФАПЧ не преследуют цели достичь топовых характеристик, а использовать ФАПЧ с интегрированным ГУНом очень удобно. Вместе с тем гибкость и перспективность таких решений для достижения более высокого уровня весьма сомнительна: основная проблема именно в самом факте максимальной интеграции внутри чипа и минимальной изоляции между элементами синтезатора. В последнем критерии оценки явный выигрыш также у "топорного" решения на дискретных элементах, равно как и преимущество по частоте сравнения, полосе ФНЧ, и соответственно времени перестройки.
Опять интегральное решение отодвигается в коммерцию, а дискретное в науку и космос!

[Vitaly_K]

Продолжу свой монолог о "топорности" решений на дискретных компонентах и "продвинутости" интегральных решений.

В общем-то, могу согласиться с Вами, но с небольшими замечаниями. Мне кажется, что есть всё-таки интегральные решения, от которых нет уже обратного пути к исполнению на дискретных элементах. Взять хотя бы ГУНы. Ну кто сейчас будет собирать это на транзисторе с катушкой индуктивности и пр., когда есть прекрасные VCOs от фирмы MiniCircuit? (Кстати, не понимаю и удивляюсь, как они могли достичь таких результатов, от которых я просто в восхищении). То же об опорных генераторах, например, от Crystek. Или вот ЦАПы. Как-то обсуждали с А.Ченакиным эту самую мою проблему с макетированием синтезатора, так он прислал мне картинку как выглядел один из первых DDS (прилагаю). Теперь весело смотреть на эту картинку, а ведь тогда это было всерьёз. Уж если для космоса, то это явно не годится, там важен и вес, и объём. А в общем, повторюсь, Вы правы. Все эти фирмы наверняка пришли к теперешним их образцам через макетирование (в своё время) на дискретных элементах.

Забыл приложить обещанную картинку старинного DDS.

Прикрепленные файлы

 Discrete_DDS.pdf ( 1 мегабайт ) Кол-во скачиваний: 100

 

[тау]

Хорошо, что Вы подметили аналогию с DDS, решаемые проблемы будут очень близки.

Проблемы не очень близки, одно дело получить на выходе ЦАПа DDS уровень шума -120 dBc/Hz, а другое дело подать такой уровень шумового напряжения на вход Гуна и посмотреть шум на выходе (кажется в PDS от Vitaly_K это предлагается) . К примеру , берем картинку fig9 из даташита AD9912 и видим -100 dBc в полосе RBW 300 герц, SPAN=500K.
это соответствует -126 dBc/Hz но не фазовый шум (фазовый меньше , что понятно из других картинок). Это чисто шумовое напряжение то-ли выходного ЦАПа DDS, то-ли прибора.

Допустим что это ЦАП так шумит. Исходя из того что уровень на выходе 0 dBm и нагрузка 50 Ом 0.224 В делим на 2*10^6 раз (-126 dB ) и получаем 0.11 мкВ/√Hz.
Для октавного синтезатора в районе 1ГГц требуется Kvco порядка 200 МГц/В. Преобразованное напряжение шумов с выхода ЦАП в относительный фазовый шум можно посчитать: 20Log(Еш*Kvco/(√2*fотстр)) = 20Log(0.11e-6*200e6/(√2*10^4))= -56 dBc/√Hz (10^4 это к примеру частота отстройки от несущей 10 кГц)

Но, допустим прибор показал свои шумы на том графике, а не шум ЦАПа DDS. Предположим что ЦАП от Vitaly_K_&_AD будет шуметь 10nV/√Hz. Всё равно шумы на выходе VCO будут не лучше -76dBc/√Hz. Это ,вобщем, неприемлемый результат, имхо.

Формула для расчета шума к dBc/Hz из мкВ/√Hz взята из Манассевича , стр 46.

если неправ, поправьте.

Сообщение отредактировал тау - Nov 16 2011, 16:37

[Vitaly_K]

Проблемы не очень близки, одно дело получить на выходе ЦАПа DDS уровень шума -120 dBc/Hz, а другое дело подать такой уровень шумового напряжения на вход Гуна и посмотреть шум на выходе...
если неправ, поправьте.

Поправляю. Вы делаете расчёты для свободного ГУН, но он находится в петле ФАПЧ, и надо считать через коэффициент передачи петли. Тогда результаты будут совсем другими и не такими мрачными, как они у Вас получились.

[wjs]

Проблемы не очень близки, одно дело получить на выходе ЦАПа DDS уровень шума -120 dBc/Hz, а другое дело подать такой уровень шумового напряжения на вход Гуна и посмотреть шум на выходе (кажется в PDS от Vitaly_K это предлагается) . К примеру , берем картинку fig9 из даташита AD9912 и видим -100 dBc в полосе RBW 300 герц, SPAN=500K.
это соответствует -126 dBc/Hz но не фазовый шум (фазовый меньше , что понятно из других картинок). Это чисто шумовое напряжение то-ли выходного ЦАПа DDS, то-ли прибора.

Допустим что это ЦАП так шумит. Исходя из того что уровень на выходе 0 dBm и нагрузка 50 Ом 0.224 В делим на 2*10^6 раз (-126 dB ) и получаем 0.11 мкВ/√Hz.
Для октавного синтезатора в районе 1ГГц требуется Kvco порядка 200 МГц/В. Преобразованное напряжение шумов с выхода ЦАП в относительный фазовый шум можно посчитать: 20Log(Еш*Kvco/(√2*fотстр)) = 20Log(0.11e-6*200e6/(√2*10^4))= -56 dBc/√Hz (10^4 это к примеру частота отстройки от несущей 10 кГц)

Но, допустим прибор показал свои шумы на том графике, а не шум ЦАПа DDS. Предположим что ЦАП от Vitaly_K_&_AD будет шуметь 10nV/√Hz. Всё равно шумы на выходе VCO будут не лучше -76dBc/√Hz. Это ,вобщем, неприемлемый результат, имхо.

Формула для расчета шума к dBc/Hz из мкВ/√Hz взята из Манассевича , стр 46.

если неправ, поправьте.

При замкнутой петле шумы цапа просто будут делиться на квадрат Kpd (в полосе петли).
Но в целом фш будет выше чем у обычной PLL. Хотя в чипе все будет зависеть от технологии. Надо аналог-прибор просить на SiGe сразу делать.

Сообщение отредактировал wjs - Nov 16 2011, 19:28

[тау]

Поправляю. Вы делаете расчёты для свободного ГУН, но он находится в петле ФАПЧ, и надо считать через коэффициент передачи петли. Тогда результаты будут совсем другими и не такими мрачными, как они у Вас получились.

а на границе петли ?

При замкнутой петле шумы цапа просто будут делиться на квадрат Kpd (в полосе петли).

наверное не на квадрат , а на первую степень.

Сообщение отредактировал тау - Nov 16 2011, 21:55

[Vitaly_K]

а на границе петли ?

А что на границе? – там тоже никаких чудес не должно быть. Слева по АХЧ (ближе к несущей) – плоский участок, а справа – монотонное падение шумов опять таки в соответствии с АЧХ. Разумеется, это если параметры ФНЧ выбраны правильно, так, чтобы АЧХ не имела существенного выброса.

наверное не на квадрат , а на первую степень.

Да, делится на коэффициент передачи ФД. Но если только для одной боковой полосы, то надо ещё поделить на 2.

Сообщение отредактировал Vitaly_K - Nov 17 2011, 08:18

[тау]

А что на границе? – там тоже никаких чудес не должно быть. Слева по АХЧ (ближе к несущей) – плоский участок, а справа – монотонное падение шумов опять таки в соответствии с АЧХ. Разумеется, это если параметры ФНЧ выбраны правильно, так, чтобы АЧХ не имела существенного выброса.

чтобы долго не спорить, смоделировал шумы 10nV/√Hz резистором R2=6.2k . Можете убедиться что я не сильно наврал. REF, VCO взяты идеальными, чтоб не мешались...
На левой картинке фазовых шумов выбрана полоса фильтра 10К , на которой подавления шумов петлей нету для отстройки 10 кГц. Зеленая линия шумов резистора полностью слилась с общими "Тотал" шумами.
На правой картинке полоса фильтра 100K , индекс модуляции линейно уменьшается с частотой , и на частоте 100K он на 20дБ меньше, что естественно.
Падение шумов резистора (или ЦАПА PDS) левее границы шумов с крутизной 20дБ/дек объясняется тем что петля давит с крутизной 40 , а преобразованные амплитудные шумы через индекс модуляции с уменьшением отстройки увеличиваются с крутизной 20.
Для борьбы с этим явлением нужно вроде как расширять полосу PLL (чтобы работало подавление шумов петлей) , но при заметном расширении испортятся шумы VCO, которые на больших отстройках обычно меньше шумов петли.

Эскизы прикрепленных изображений

 

[Vitaly_K]

чтобы долго не спорить, смоделировал шумы 10nV/√Hz резистором R2=6.2k . Можете убедиться что я не сильно наврал. REF, VCO взяты идеальными, чтоб не мешались...
На левой картинке фазовых шумов выбрана полоса фильтра 10К , на которой подавления шумов петлей нету для отстройки 10 кГц. Зеленая линия шумов резистора полностью слилась с общими "Тотал" шумами.
На правой картинке полоса фильтра 100K , индекс модуляции линейно уменьшается с частотой , и на частоте 100K он на 20дБ меньше, что естественно.
Падение шумов резистора (или ЦАПА PDS) левее границы шумов с крутизной 20дБ/дек объясняется тем что петля давит с крутизной 40 , а преобразованные амплитудные шумы через индекс модуляции с уменьшением отстройки увеличиваются с крутизной 20.
Для борьбы с этим явлением нужно вроде как расширять полосу PLL (чтобы работало подавление шумов петлей) , но при заметном расширении испортятся шумы VCO, которые на больших отстройках обычно меньше шумов петли.

Не понял, в чём состоит предмет нашего спора? Вы не согласны с тем, что шумы с управляющего входа ГУН пересчитываются на его выход через крутизну ФД?
Также не понял и Ваше моделирование. Что такое, например, индекс модуляции линейно уменьшается с частотой (где он там уменьшается?), и на частоте 100K он на 20дБ меньше (относительно чего?). Или вот левее границы шумов (где эта граница?). И откуда взялись эти горбы, показанные красным цветом? В общем, это выше моего разумения. Нельзя ли как-нибудь попроще?

[wjs]

Не понял, в чём состоит предмет нашего спора? Вы не согласны с тем, что шумы с управляющего входа ГУН пересчитываются на его выход через крутизну ФД?
Также не понял и Ваше моделирование. Что такое, например, индекс модуляции линейно уменьшается с частотой (где он там уменьшается?), и на частоте 100K он на 20дБ меньше (относительно чего?). Или вот левее границы шумов (где эта граница?). И откуда взялись эти горбы, показанные красным цветом? В общем, это выше моего разумения. Нельзя ли как-нибудь попроще?

зто все к тому что шумы цапа будут пересчитываться на выход гуна по формуле (F(s)Kvco/s)/[1+KpdF(s)Kvco/s]*СС. F(s) - функция передачи фнч.
В полосе будет просто 1/Kpd², а на границе и вне полосы наверно будет что-то похожее тому, что нарисовал тау.
Но как я понял в этом синтезаторе для быстродействия полоса фапч выбирается в районе мгц поэтому пример с 10 кГц был не в тему.

[тау]

Вы не согласны с тем, что шумы с управляющего входа ГУН пересчитываются на его выход через крутизну ФД?

нет, не согласен.

Также не понял и Ваше моделирование. Что такое, например, индекс модуляции линейно уменьшается с частотой (где он там уменьшается?), и на частоте 100K он на 20дБ меньше (относительно чего?)

индекс модуляции при узкополосной ЧМ/ФМ ( а у нас амплитудные шумы превращаются в угловую модуляцию и фазовые шумы) равен ∆Fпик/fmod , причем ∆Fпик это размах девиации частоты на выходе из-за шума , которая при постоянной плотности шумового напряжения на входе VCO будет постоянна на выходе VCO в диапазоне всех разумных отстроек от несущей (например 1кГц...1 МГц) , но модулирующая частота растет при увеличении отстройки ( что эквивалентно увеличению fmod ) , то и получается что индекс модуляции падает вместе с частотой модуляции ( или , что то-же самое в нашем случае, с увеличением частоты отстройки от несущей). Именно индекс модуляции определяет отношение спектральной плотности мощности "боковой" компоненты шума к мощности основного несущего колебания.

Или вот левее границы шумов (где эта граница?).

Извиняюсь за корявость фразы , имелось ввиду "левее частотной границы фильтра PLL" т.е. в сторону уменьшения частоты отстройки.

И откуда взялись эти горбы, показанные красным цветом?

Программа AdiSimPLL нарисовала фазовые шумы гипотетического синтезатора с идеальной опорой , идеальным нешумящим VCO с крутизной 200МГц/В ( для октавника в районе 1ГГЦ надо еще круче , если размах напряжения с выхода фазового детектора будет менее 5 вольт - имхо это для Вас важно). Эти шумы были посчитаны ранее в сообщении 66 чисто по формуле, но моделирование подтвердило их уровень в области границы фильтра PLL. На эти шумы не оказывает влияние ни делитель частоты в обратной связи, ни значение частоты сравнения ФД, только крутизна Kvco , спектральная плотность напряжения в мкВ/√Hz на входе VCO, и выбранная граница фильтра PLL.

Сообщение отредактировал тау - Nov 17 2011, 16:18

[Vitaly_K]

зто все к тому что шумы цапа будут пересчитываться на выход гуна по формуле (F(s)Kvco/s)/[1+KpdF(s)Kvco/s]*СС. F(s) - функция передачи фнч.
В полосе будет просто 1/Kpd², а на границе и вне полосы наверно будет что-то похожее тому, что нарисовал тау.
Но как я понял в этом синтезаторе для быстродействия полоса фапч выбирается в районе мгц поэтому пример с 10 кГц был не в тему.

Вы правильно записали коэффициент передачи ФАПЧ, если не считать *СС. Не понимаю, что это такое. Не из-за него ли в итоге появляется квадрат у Kpd? По-моему квадрата не должно быть.

[wjs]

Вы правильно записали коэффициент передачи ФАПЧ, если не считать *СС. Не понимаю, что это такое. Не из-за него ли в итоге появляется квадрат у Kpd? По-моему квадрата не должно быть.

cc это комплексно сопряженное число. Шумы берутся по мощности, поэтому и от коэффициента передачи надо брать модуль и возводить в квадрант или домножить на комплексно сопряженное. Вобще в любом синтезаторе в котором стоит гун с большим Kvco может быть повышенный фш за пределами петли из-за шумов чфд, операционников и т. д. в том числе и цапа. Про это уже кажется тут писал DrDrew, khach...

[Vitaly_K]

нет, не согласен.
индекс модуляции при узкополосной ЧМ/ФМ ( а у нас амплитудные шумы превращаются в угловую модуляцию и фазовые шумы) равен ∆Fпик/fmod , причем ∆Fпик это размах девиации частоты на выходе из-за шума , которая при постоянной плотности шумового напряжения на входе VCO будет постоянна на выходе VCO в диапазоне всех разумных отстроек от несущей (например 1кГц...1 МГц) , но модулирующая частота растет при увеличении отстройки ( что эквивалентно увеличению fmod ) , то и получается что индекс модуляции падает вместе с частотой модуляции ( или , что то-же самое в нашем случае, с увеличением частоты отстройки от несущей). Именно индекс модуляции определяет отношение спектральной плотности мощности "боковой" компоненты шума к мощности основного несущего колебания.

Извиняюсь за корявость фразы , имелось ввиду "левее частотной границы фильтра PLL" т.е. в сторону уменьшения частоты отстройки.

Программа AdiSimPLL нарисовала фазовые шумы гипотетического синтезатора с идеальной опорой , идеальным нешумящим VCO с крутизной 200МГц/В ( для октавника в районе 1ГГЦ надо еще круче , если размах напряжения с выхода фазового детектора будет менее 5 вольт - имхо это для Вас важно). Эти шумы были посчитаны ранее в сообщении 66 чисто по формуле, но моделирование подтвердило их уровень в области границы фильтра PLL. На эти шумы не оказывает влияние ни делитель частоты в обратной связи, ни значение частоты сравнения ФД, только крутизна Kvco , спектральная плотность напряжения в мкВ/√Hz на входе VCO, и выбранная граница фильтра PLL.

Ну что ж, похоже, каждый из нас останется при своём мнении. Вы объясняете мне, как амплитудные шумы превращаются в угловую модуляцию? - так я в курсе. И исхожу из коэффициента передачи замкнутой петли ФАПЧ, где всё учтено. Если параметры ФНЧ выбраны правильно, так что обеспечивается достаточный запас устойчивости по усилению и фазе, то выброса на краю полосы пропускания не будет, или же он будет допустимым, т.е. незначительным. И это мы видим на графиках шумов от разных фирм. В синтезаторе PDS, в принципе, - та же петля ФАПЧ, и для неё писаны те же законы. Так о чём мы спорим?

[тау]

Ну что ж, похоже, каждый из нас останется при своём мнении. ///

Vitaly_K, Вы правы насчет того, что ЦАП в PDS и выход обычного ФД будут эквивалентны по передаточной характеристике.

[VCO]

Как-то обсуждали с А.Ченакиным эту самую мою проблему с макетированием синтезатора, так он прислал мне картинку как выглядел один из первых DDS (прилагаю). Теперь весело смотреть на эту картинку, а ведь тогда это было всерьёз. Уж если для космоса, то это явно не годится, там важен и вес, и объём. А в общем, повторюсь, Вы правы. Все эти фирмы наверняка пришли к теперешним их образцам через макетирование (в своё время) на дискретных элементах.

Мне во всех постах оппонентов Vitaly_K (сам я не оппонент, а доброжелатель) больше всего понравилось сомнение rlocа в невозможности реализации желанных характеристик на макете, поэтому и включился в тему. Вы зря, Виталий, привели пример древнего "рассыпушечного" DDS, который ещё сам Манасевич воспел в своих трудах.
Вы же не ставили вместо Actel несколько сот корпусов стандартной логики, так и не стОит лукавить, тем более это никому ненужно. Я понял, что в макет Вы вложили всё, что могли. Сочувствую смерти Вашего сподвижника...
...Но Вы теперь можете сфокусировать свои мысли на причине провала, а не отмахиваться от оппонентов всеми способами. Ваши доводы звучат очень сомнительно, а доводы оппонентов и полезные советы (а они есть), особенно rlocа - весьма убедительны. Причём, чтобы проверить его полезный совет Вам не нужен математик, достаточно лишь перетрассировать печатную плату, если я правильно понял.

[Vitaly_K]

Мне во всех постах оппонентов Vitaly_K (сам я не оппонент, а доброжелатель) больше всего понравилось сомнение rlocа в невозможности реализации желанных характеристик на макете, поэтому и включился в тему. Вы зря, Виталий, привели пример древнего "рассыпушечного" DDS, который ещё сам Манасевич воспел в своих трудах.
Вы же не ставили вместо Actel несколько сот корпусов стандартной логики, так и не стОит лукавить, тем более это никому ненужно. Я понял, что в макет Вы вложили всё, что могли. Сочувствую смерти Вашего сподвижника...
...Но Вы теперь можете сфокусировать свои мысли на причине провала, а не отмахиваться от оппонентов всеми способами. Ваши доводы звучат очень сомнительно, а доводы оппонентов и полезные советы (а они есть), особенно rlocа - весьма убедительны. Причём, чтобы проверить его полезный совет Вам не нужен математик, достаточно лишь перетрассировать печатную плату, если я правильно понял.

Дорогой YIG, спасибо за доброжелательность. Пример «древнего» DDS я привёл лишь как иллюстрацию, что, возможно, многие начинали с макетирования на дискретных элементах, прежде чем идея воплощалась в твёрдое тело. Возможно, и Actel не исключение. К тому же, мне казалось, что кое-кому интересен будет экскурс к истокам «синтезаторостроения».
Не помню, чтобы я отмахивался от доводов и советов оппонентов. Когда возражаю, то как-никак, но аргументирую. Пожалуйста, поясните, какие именно мои «доводы звучат очень сомнительно». Если конкретно об идее rloc-а, то я вначале её не понял, а когда понял и одобрил, то подробно объяснил причину, почему не могу её опробовать. Легко сказать «достаточно перетрассировать печатную плату». Именно об этом я и ответил rloc-у. Если всё же это выглядит как пренебрежение советами, то приношу извинения, видимо, стиль моих ответов провоцирует такое мнение. Постараюсь учесть это в дальнейшем. С благодарностью приму и советы, и критику.

[Vitaly_K]

И ещё. Хоть Вы и не считаете себя моим оппонентом, а только доброжелателем, но даже от самых активных моих оппонентов не слышал такой суровой оценки моей работы как провальной. По-моему уже и то хорошо, что показана работоспособность идеи. А то многие специалисты, в том числе и в ADI, не понимают, как это может работать. Дословно: Some of the designers, I have shown it, have trouble comprehending how it works. It would be good to see an implementation in silicon. Do you have RTL/verilog code for the digital section? If so, would you agree to letting us use the code for a test chip? Оппонирование это, конечно, хорошо, но хотелось бы услышать о реальной помощи.

[VCO]

И ещё. Хоть Вы и не считаете себя моим оппонентом, а только доброжелателем, но даже от самых активных моих оппонентов не слышал такой суровой оценки моей работы как провальной.

Прошу извинить меня за столь резкое высказывание, впредь постараюсь подбирать более подходящие слова.
Что я имел в виду под такой оценкой:
1. В своей статье вы пишите:

Вариант структуры, здесь описанный, позволит достичь превосходной спектральной чистоты сигнала

Но макетирование пока этого не подтверждает, характеристики синтезатора пока достаточно скромные, надеюсь, что пока.
2. Вы провели математическое моделирование, которое подтверждает цитату из п.1 и дарит надежду на улучшение шумов.
Но макетирование показывает, что ГУН, управляемый по Вашему методу, скорее ближе к режиму free running (open loop) (для непосвещённых: прошу не путать с модным экстремальным видом спорта ), чем к режиму захвата петлёй (closed loop).

По-моему уже и то хорошо, что показана работоспособность идеи. А то многие специалисты, в том числе и в ADI, не понимают, как это может работать. Дословно: Some of the designers, I have shown it, have trouble comprehending how it works. It would be good to see an implementation in silicon. Do you have RTL/verilog code for the digital section? If so, would you agree to letting us use the code for a test chip? Оппонирование это, конечно, хорошо, но хотелось бы услышать о реальной помощи.

Несомненно, работоспособность метода вселяет оптимизм. Я даже больше скажу: уже в том виде, как есть, он вполне успешно применим для быстрого управления узкополосными ГУНами с высоким разрешением по частоте. Кстати, для меня это сейчас очень актуально, мне бы только время найти, чтобы попробовать реализовать Ваш метод для такой задачи. При этом ни математик, ни программист мне не нужны, я сам себе и швец, и жнец, как здесь уже выражались. Но вот с рабочим временем туго, достаточно сказать, что посты пишу, в основном, по утрам и вечерам.

Но ведь Вы же не собираетесь останавливаться на достигнутых характеристиках? Вопрос лишь в том, каким путём можно улучшить фазовый шум. Вы рассчитываете на интегральное решение. А что, если оно не даст результата?
Вы же сами пишите, что некоторые специалисты из ADI не понимают Вашего метода, как тогда рассчитывать на полный успех при интегральной реализации. Да и на форуме почти все, в т.ч. и Александр Ченакин, в один голос говорят о том, что надо попробовать добиться результата на макете. Я понял, что у Вас как раз сложность именно в математике и цифре (у меня как раз - наоборот), но уйти от дальнейшего макетирования сразу в чип может и не получиться.

Я бы с удовольствием предложил свою помощь, да боюсь, что по уровню пока не подхожу для такой работы. Мне пока по силам лишь прикладные задачи синтеза, и то далеко не все. Поэтому ещё раз прошу извинения и желаю удачи!

[Vitaly_K]

Что ж ещё я могу сказать? Разве что повторить, что признаю свою ошибку? Увлеклись мы в стремлении поскорее сделать нечто реальное для рынка, а в итоге потеряли годы. Не было тогда Александра Ченакина, который бы нас вразумил, что всё равно никто ничего у нас покупать не будет, если даже вещь и окажется стОящей того, и что надо сосредоточиться на достижении в макете максимума возможностей идеи. Не было и этого форума с дельными предложениями как этого можно было бы достичь. А теперь слишком поздно начинать всё сначала. Причины к тому я уже объяснял. Если с ADI ничего не получится, значит тогда и будет поставлена точка. Ещё раз благодарю участников форума за внимание к данной теме, за высказанные советы, замечания и пожелания.

[Chenakin]

Что ж ещё я могу сказать? Разве что повторить, что признаю свою ошибку? Увлеклись мы в стремлении поскорее сделать нечто реальное для рынка, а в итоге потеряли годы. Не было тогда Александра Ченакина, который бы нас вразумил, что всё равно никто ничего у нас покупать не будет, если даже вещь и окажется стОящей того, и что надо сосредоточиться на достижении в макете максимума возможностей идеи. Не было и этого форума с дельными предложениями как этого можно было бы достичь. А теперь слишком поздно начинать всё сначала. Причины к тому я уже объяснял. Если с ADI ничего не получится, значит тогда и будет поставлена точка. Ещё раз благодарю участников форума за внимание к данной теме, за высказанные советы, замечания и пожелания.

Виталий, это уже посыпание головы пеплом. Я думаю, Вы сделали больше, чем могли (знаю ту не к ночи упомянутую ситуацию). Можно было лучше? Может быть. А может и нет. Если через ADI не пойдёт, то это ещё далеко не ”точка.” Есть ещё университеты с их грантами на R&D (зачастую бредовыми и бессмысленными) и огромными скидками на foundry service. Я, правда, с этой системой не сильно знаком, но и там пробовать можно. Мои комментарии Вы хорошо знаете – довольно приземлённые – пойдёт в серию или нет. Добавлю ещё один – а не является ли расщепление фазы по сути банальным умножением частоты, причём не самым лучшим (с точки зрения шумов) цифровым образом? Обговорим позже, сейчас я на две недели выпадаю – на Asia-Pacific Microwave Conf. и посещение заказчиков в близлежащих окрестностях. Но Вы не пропадайте, в том числе и здесь на форуме. На самом деле, он и живёт благодаря энтузиастам - таким как Вы - которые болеют душой за своё дело. А уж прав кто или нет в каком вопросе... Так кто ж его знает, да и главное ли это. В общем, будем следить за развитием событий и новыми интересными идеями.

Сообщение отредактировал Chenakin - Nov 20 2011, 06:42

[Vitaly_K]

Виталий, это уже посыпание головы пеплом. Я думаю, Вы сделали больше, чем могли (знаю ту не к ночи упомянутую ситуацию). Можно было лучше? Может быть. А может и нет. Если через ADI не пойдёт, то это ещё далеко не ”точка.” Есть ещё университеты с их грантами на R&D (зачастую бредовыми и бессмысленными) и огромными скидками на foundry service. Я, правда, с этой системой не сильно знаком, но и там пробовать можно. Мои комментарии Вы хорошо знаете – довольно приземлённые – пойдёт в серию или нет. Добавлю ещё один – а не является ли расщепление фазы по сути банальным умножением частоты, причём не самым лучшим (с точки зрения шумов) цифровым образом? Обговорим позже, сейчас я на две недели выпадаю – на Asia-Pacific Microwave Conf. и посещение заказчиков в близлежащих окрестностях. Но Вы не пропадайте, в том числе и здесь на форуме. На самом деле, он и живёт благодаря энтузиастам - таким как Вы - которые болеют душой за своё дело. А уж прав кто или нет в каком вопросе... Так кто ж его знает, да и главное ли это. В общем, будем следить за развитием событий и новыми интересными идеями.

Спасибо, Александр, не даёте костру загаснуть, подбросили в него ещё дровишек. Давно жду этого вопроса, и Вы первый, его задавший. Сам этим мучаюсь. Чтобы что-то чётко доказать или опровергнуть, нужен хороший математик, да ещё и с ясным представлением о процессах в системе. А я больше полагаюсь на интуицию. В качестве доказательства, что умножения нет, я привёл аналогию с моделью ФД на кольцевом регистре (см. статью в MPD, прилагаю). Но, возможно, и скорее всего, этого мало для ответа на поставленный вопрос. Был бы рад услышать от участников форума - кто что думает по этому поводу.

Прикрепленные файлы

 Article_3_in_MPD.pdf ( 3.92 мегабайт ) Кол-во скачиваний: 75

 

[Vitaly_K]

Добавляю перевод на русский.

[тау]

Был бы рад услышать от участников форума - кто что думает по этому поводу.

Провел небольшую симуляцию по структурной схеме из поста N 9

подаваемые частоты 2 и 2.5 Мгц ( но использована логика с временем распространения 1 nS )

Для сравнения-верхняя осциллограмка показывает коэффициент передачи одиночного RS триггера . Это в точности соответсвует ожидаемому от нее коэффициенту Vпит/2pi
при разносе частот на 20 кГц поворот фазы на 2pi происходит через 50мкс во временной области.
Средняя осциллограмма показывает коэффициент передачи фазового детектора на 16 RS триггерах с фазовым расщеплением по предложенному Vitaly_K способу при R=5 и С=4. Разнос частот на входах расщепителя фазы =50 кГц и можно было бы ожидать 20 мкс интервала во временной области для периоад работы ФД.
Но как видно на осциллограмме этот период равен 80 мкс, что эквивалентно снижению крутизны фазового детектора при расчетах с частотой сравнения равными поданным fr и fc.

Чтобы не сомневаться что расщепитель симулирован верно, нижняя осциллограмма демонстрирует работу в точности приведенную в сообщении N 9, только она получилась "зеркальной" во временной области.
Зеркальность связана с тем, что RS триггеры устанавливаются входом S , а сбрасываются входом R ( у Vitaly_K почему-то наоборот на том рисунке 9-го поста )

Эскизы прикрепленных изображений

 

[Vitaly_K]

Провел небольшую симуляцию по структурной схеме из поста N 9
подаваемые частоты 2 и 2.5 Мгц ( но использована логика с временем распространения 1 nS )
Для сравнения-верхняя осциллограмка показывает коэффициент передачи одиночного RS триггера . Это в точности соответсвует ожидаемому от нее коэффициенту Vпит/2pi
при разносе частот на 20 кГц поворот фазы на 2pi происходит через 50мкс во временной области.
Средняя осциллограмма показывает коэффициент передачи фазового детектора на 16 RS триггерах с фазовым расщеплением по предложенному Vitaly_K способу при R=5 и С=4. Разнос частот на входах расщепителя фазы =50 кГц и можно было бы ожидать 20 мкс интервала во временной области для периоад работы ФД.
Но как видно на осциллограмме этот период равен 80 мкс, что эквивалентно снижению крутизны фазового детектора при расчетах с частотой сравнения равными поданным fr и fc.

Чтобы не сомневаться что расщепитель симулирован верно, нижняя осциллограмма демонстрирует работу в точности приведенную в сообщении N 9, только она получилась "зеркальной" во временной области.
Зеркальность связана с тем, что RS триггеры устанавливаются входом S , а сбрасываются входом R ( у Vitaly_K почему-то наоборот на том рисунке 9-го поста )

Спасибо, что откликнулись, Вы первый!
Мне пока трудно понять методику Вашего моделирования, буду разбираться и, надеюсь, со временем дело прояснится. А сейчас скажу только, что главное, как мне кажется, я понял. Вы показали, что коэффициент передачи ФД уменьшился, снизилась крутизна его статической характеристики. Да, это так, не возражаю. Крутизна уменьшилась в q/R раз, где q – ёмкость аккумулятора, а R – числовое значение кода на его входе. В приведенном примере q/R=16/5.
Остаётся сделать вывод: значит ли это, что в петле ФАПЧ «незримо» присутствует делитель частоты с коэффициентом 16/5?
Зеркальность картинки роли не играет, это важно лишь при выборе полярности обратной связи в петле, чтобы в итоге она оказалась отрицательной. Входы на триггерах можно поменять местами.

[тау]

Остаётся сделать вывод: значит ли это, что в петле ФАПЧ «незримо» присутствует делитель частоты с коэффициентом 16/5?

нет , делителя нету, т.к. детектор способен быстро реагировать на изменение разности фаз, а вот из-за того что только 4 (или5) триггеров переключаются одновременно по фронту опоры (или VCO) из 16-ти, это уменьшает выход сигнала ошибки ФД по амплитуде (мощности) по отношению к максимальному размаху, равному U питания или по отношению например к тепловым шумам.
Итого возрастание шума по сравнению с одиночным RS триггером равно 20LOG(q/R) (или м.б. (q/С) ??) . Хотя столько же было бы, если принять что эквивалентная частота сравнения уменьшилась, но при неизменной плотности мощности шума ФД.

Сообщение отредактировал тау - Nov 21 2011, 15:01

[Vitaly_K]

нет , делителя нету, т.к. детектор способен быстро реагировать на изменение разности фаз, а вот из-за того что только 4 (или5) триггеров переключаются одновременно по фронту опоры (или VCO) из 16-ти, это уменьшает выход сигнала ошибки ФД по амплитуде (мощности) по отношению к максимальному размаху, равному U питания или по отношению например к тепловым шумам.
Итого возрастание шума по сравнению с одиночным RS триггером равно 20LOG(q/R) (или м.б. (q/С) ??) . Хотя столько же было бы, если принять что эквивалентная частота сравнения уменьшилась, но при неизменной плотности мощности шума ФД.

У меня создалось такое впечатление, что Вы имеете мощный инструмент для моделирования подобных процессов и прекрасно им владеете. Не возьмёте ли Вы на себя труд промоделировать обсуждаемый пример, чтобы получить точные соотношения?
Кстати, в предыдущих картинках, полученных на Вашей модели, надо было бы, как мне кажется, уменьшить разность частот, чтобы не так сильно сглаживались «пилы» на выходе ФД. Тогда бы чётче проявились особенности сравниваемых вариантов. И ещё: откуда этот ярко-красный фон и почему он на верхней картинке как бы сплошной, а на той, которая пониже, – вроде шумовой «накладки»? Спасибо.

[тау]

Кстати, в предыдущих картинках, полученных на Вашей модели, надо было бы, как мне кажется, уменьшить разность частот, чтобы не так сильно сглаживались «пилы» на выходе ФД. Тогда бы чётче проявились особенности сравниваемых вариантов.

Уменьшил разность частот. Новые картинки во вложении тут. Разность частот 10кгц, вернее , с учетом 4/5 отношения частот, одна частота 2000кГц , другая 2510 кГц.
Желтые линии - это выход ФД после простенького RC фильтра с постоянной времени 3 мкс , чтобы немного загладить выход цапа.

И ещё: откуда этот ярко-красный фон и почему он на верхней картинке как бы сплошной, а на той, которая пониже, – вроде шумовой «накладки»? Спасибо.

сплошной красный фон на предыдущей картинке - это выход одиночного RS триггера (размах 5 вольт из двух значений 0 и 5), поэтому он больше напоминает прямоугольные импульсы с широтной модуляцией, постоянной амплитуды. Но вследствие "сжатости" по оси времени, почти все переходы выхода RS триггера слились в сплошной красноватый фон.
"шумовая накладка" предыдущей картинки - это уже выход ЦАПа на 16 одинаковых резисторах после RS триггеров .
На увеличенной картинке в этом сообщении (см. rar архив) можете детальнее разглядеть - кривульки наподобие тех, что у Вас в рисунке из 9 поста. Единственное отличие - в некоторых местах видны всплески очень короткой длительности (порядка 10ns) , отсутствующие на "идеальной" картинке у Вас - связаны они с проявлением длительности импульсов на входах RS триггеров , которые я сделал равными 10 ns. Т.е. длительности иголочек "сброса- установки" примерно 2% от периода частоты сравнения. Вряд ли на гигагерцах эти 2% смогут быть достигнуты, поэтому я их особо и не уменьшал, хотя это возможно.

Не возьмёте ли Вы на себя труд промоделировать обсуждаемый пример, чтобы получить точные соотношения?

то что я привел в этом сообщении (вложение) Вам подходит ? Или Вы хотели что-то другое?

Сообщение отредактировал тау - Nov 21 2011, 20:44

Прикрепленные файлы

 Vitaly_K16.rar ( 174.82 килобайт ) Кол-во скачиваний: 30

 

[Vitaly_K]

Уменьшил разность частот. Новые картинки во вложении тут. Разность частот 10кгц, вернее , с учетом 4/5 отношения частот, одна частота 2000кГц , другая 2510 кГц.
Желтые линии - это выход ФД после простенького RC фильтра с постоянной времени 3 мкс , чтобы немного загладить выход цапа.
Я имел ввиду представить на одной картинке, для сравнения, два случая: выход ФД на одном триггере и выход ФД для случая PDS. Т.е. то же самое, что было на предыдущей картинке, только просил для большей чёткости уменьшить расстройку по частоте (она должна быть одинаковой в обоих случаях). А то получается для второго случая не пила, а ближе к синусоиде, и невозможно сравнить амплитуду с первым случаем.

сплошной красный фон на предыдущей картинке - это выход одиночного RS триггера (размах 5 вольт из двух значений 0 и 5), поэтому он больше напоминает прямоугольные импульсы с широтной модуляцией, постоянной амплитуды. Но вследствие "сжатости" по оси времени, почти все переходы выхода RS триггера слились в сплошной красноватый фон.
"шумовая накладка" предыдущей картинки - это уже выход ЦАПа на 16 одинаковых резисторах после RS триггеров .
На увеличенной картинке в этом сообщении (см. rar архив) можете детальнее разглядеть - кривульки наподобие тех, что у Вас в рисунке из 9 поста. Единственное отличие - в некоторых местах видны всплески очень короткой длительности (порядка 10ns) , отсутствующие на "идеальной" картинке у Вас - связаны они с проявлением длительности импульсов на входах RS триггеров , которые я сделал равными 10 ns. Т.е. длительности иголочек "сброса- установки" примерно 2% от периода частоты сравнения. Вряд ли на гигагерцах эти 2% смогут быть достигнуты, поэтому я их особо и не уменьшал, хотя это возможно.
Понял, спасибо.

то что я привел в этом сообщении (вложение) Вам подходит ? Или Вы хотели что-то другое?
См. выше. Но главное, хотелось бы иметь полную модель PDS, из которой бы видно было, как передаются шумы различных блоков на выход синтезатора.

[тау]

Я имел ввиду представить на одной картинке, для сравнения, два случая: выход ФД на одном триггере и выход ФД для случая PDS. Т.е. то же самое, что было на предыдущей картинке, только просил для большей чёткости уменьшить расстройку по частоте (она должна быть одинаковой в обоих случаях). А то получается для второго случая не пила, а ближе к синусоиде, и невозможно сравнить амплитуду с первым случаем.

Сделал. Дополнительно еще понизил частоты, чтобы детальнее было видно что там на восходящей ветви ФД делается. Там откровенная немонотонность передаточной характеристики ФД , которая может сыграть злую шутку. Фапч может "захватить" участок спадающей коротенькой пилы на восходящем участке. Если повезет - будет как обычно, но если захват произойдет на границе такого участка, то может произойти усиление шумов.
Причина возникновения таких участков не совсем очевидна, но, вероятнее всего, является особенностью работы PDS. Хотя не исключаю и глюков симулятора (вероятность 1%) или некорректно составленной модели фазорасщепителя (3%) . Вот приплывет другой более совершенный симулятор, для проверки проверю на нём, отпишусь, если будет время.

Насчет точной картинки для одиночного RS триггера - там все слишком очевидно и соответствует теории K=Vпит/2pi, а 2pi поворот осуществляется за период разностной частоты. Но картинка приложена, правда постоянную времени фильтра пришлось увеличить до 10 мкс, чтобы уменьшить размах пульсаций на частоте сравнения ФД (по желтой линии) (выход фильтра).

Сообщение отредактировал тау - Nov 22 2011, 11:59

Эскизы прикрепленных изображений

 

[Vitaly_K]

Сделал. Дополнительно еще понизил частоты, чтобы детальнее было видно что там на восходящей ветви ФД делается. Там откровенная немонотонность передаточной характеристики ФД , которая может сыграть злую шутку. Фапч может "захватить" участок спадающей коротенькой пилы на восходящем участке. Если повезет - будет как обычно, но если захват произойдет на границе такого участка, то может произойти усиление шумов.
Причина возникновения таких участков не совсем очевидна, но, вероятнее всего, является особенностью работы PDS. Хотя не исключаю и глюков симулятора (вероятность 1%) или некорректно составленной модели фазорасщепителя (3%) . Вот приплывет другой более совершенный симулятор, для проверки проверю на нём, отпишусь, если будет время.
Причина, по-моему, в дробности. Если посмотреть аналогичную картинку на выходе одиночного триггера, который работает в петле с дробным ДПКД (как в синтезаторах типа Frac-N), то там будет то же самое. Ложных захватов ни разу не обнаружил, хотя работаю с действующими макетами уже несколько лет.

Насчет точной картинки для одиночного RS триггера - там все слишком очевидно и соответствует теории K=Vпит/2pi, а 2pi поворот осуществляется за период разностной частоты. Но картинка приложена, правда постоянную времени фильтра пришлось увеличить до 10 мкс, чтобы уменьшить размах пульсаций на частоте сравнения ФД (по желтой линии) (выход фильтра).
Спасибо, это то, что я хотел увидеть.

[Vitaly_K]

Ещё интересно было бы посмотреть аналогичные картинки, но когда нет дробности в PDS, например, когда R=C=4. Картинку для единственного триггера оставить для сравнения. Естественно, частоты и разницу между ними выбрать одними и теми же для обоих случаев. Можете сделать?

Сообщение отредактировал Vitaly_K - Nov 22 2011, 15:16

[тау]

Ещё интересно было бы посмотреть аналогичные картинки, но когда нет дробности в PDS, например, когда R=C=4. Картинку для единственного триггера оставить для сравнения. Естественно, частоты и разницу между ними выбрать одними и теми же для обоих случаев. Можете сделать?

Эскизы прикрепленных изображений

 

[Vitaly_K]

Спасибо. Однако не могу понять, почему амплитуда в случае PDS в 2 раза (или около того) меньше?
Извините, не обратил внимания на масштабную сетку.

Сообщение отредактировал Vitaly_K - Nov 23 2011, 06:12

[Vitaly_K]

Что-то не вижу откликов на вопрос Александра Ченакина: «а не является ли расщепление фазы по сути банальным умножением частоты, причём не самым лучшим (с точки зрения шумов) цифровым образом?».
Попробую стимулировать обсуждение, высказав своё мнение.
Крутизна фазовой характеристики уменьшается (это хорошо показал tay), т.е. уменьшается усиление в петле. Но много ли проку в большом усилении? В синтезаторах на основе ФАПЧ оно всегда избыточно (с точки зрения устойчивости системы) и потому его приходится уменьшать с помощью пропорционально-интегрирующего фильтра. В PDS синтезаторе без такого фильтра тоже не обойтись, просто он оказывается более лёгким. А главное в том, что в PDS синтезаторе сравнение фаз происходит на исходных частотах - опорной и сигнальной. Каждый опорный импульс работает, корректируя временнОе положение каждого сигнального импульса. Поэтому осмеливаюсь утверждать, что система действует так, как если бы деление частоты в петле отсутствовало.
Жду возражений, если они имеются.

[тау]

Но много ли проку в большом усилении? В синтезаторах на основе ФАПЧ оно всегда избыточно (с точки зрения устойчивости системы) и потому его приходится уменьшать с помощью пропорционально-интегрирующего фильтра.

что увеличение (введение ) делителя с выхода в N раз , что уменьшение Kpd во столько же , и то и другое дадут одинаковое
увеличение шума на выходе синтезатора на 20Log ( в полосе фильтра) (оговорка - при одинаковой плотности шума ФД)
Не будете спорить что уменьшение N за счет делителя в простых синтезаторах позволяет уменьшить шумы в полосе ?
Точно также и с крутизной детектора - она лишней не бывает.

Поэтому осмеливаюсь утверждать, что система действует так, как если бы деление частоты в петле отсутствовало.

Деления нет , а шум больше .
Кроме того, коэффициент передачи для PDS надо по хорошему привязывать к r/q и c/q , а это означает еще и подстраиваемый коэффициент передачи ФД , который будет зависеть от выходной частоты. Что есть нехорошо для октавного синтезатора, ибо потребуется компенсировать это дело через параметры (фильтра? ). А можно и не компенсировать , если крутизна VCO будет "загибаться" как q/c (q/r)



Сообщение отредактировал тау - Nov 23 2011, 17:22

[Vitaly_K]

что увеличение (введение ) делителя с выхода в N раз, что уменьшение Kpd во столько же, и то и другое дадут одинаковое увеличение шума на выходе синтезатора на 20Log (в полосе фильтра) (оговорка - при одинаковой плотности шума ФД).
Согласен.

Не будете спорить что уменьшение N за счет делителя в простых синтезаторах позволяет уменьшить шумы в полосе?
Согласен.

Точно также и с крутизной детектора - она лишней не бывает.
Лишней бывает, когда надо обеспечить устойчивость системы (прошлый раз я писал об этом).
Деления нет, а шум больше.
Можете ли это показать с помощью симулятора или расчётами?

Кроме того, коэффициент передачи для PDS надо по хорошему привязывать к r/q и c/q , а это означает еще и подстраиваемый коэффициент передачи ФД , который будет зависеть от выходной частоты. Что есть нехорошо для октавного синтезатора, ибо потребуется компенсировать это дело через параметры (фильтра? ). А можно и не компенсировать , если крутизна VCO будет "загибаться" как q/c (q/r).
Это делается просто, программно, сдвигом значений R и C по диапазону частот.