Сравнение современных ПЛИС и их цены Опции

[Little_boo]

Если у кого-то есть готовые сравнения последних семейств Altera и Xilinx поделитесь, хотя где это можно надергать понятно. Просто время особо нет.

А вот где взять цены на их продукцию для сравнения, я не знаю. Так как у нас закупками занимается специальный отдел. Если кто-то знает где можно быстро сравнить ценники на контретные микросхемы - подскажите адресок сайта или прайсик. Даже если это американский или европейский рынок.

[Shtirlits]

http://search.digikey.com/scripts/DkSearch...dll?Cat=2556262

[Stewart Little]

Ну, например www.avnet.com

Только сравнивать цены с подобных сайтов - это пустое занятие.
У Altera, по крайней мере, сейчас ценовая политика другая. Есть розничные цены (весьма изрядно заряженные) - как правило именно эти цены и отображаются на сайтах. А есть так называемый MSVP-прайс, по которому можно рассчитать скидку при заказе сколь-нибудь заметного кол-ва микросхем. Вот эти-то цены (с учетом скидок) и являются актуальными.
Короче, надо спрашивать

[vadimuzzz]

Вот эти-то цены (с учетом скидок) и являются актуальными.
Короче, надо спрашивать

а сколько разница составит по сравнению с розничной ценой? ну, плюс-минус пол-лаптя

[Stewart Little]

а сколько разница составит по сравнению с розничной ценой? ну, плюс-минус пол-лаптя

В разы.

[Little_boo]

А чтобы сравнить допустим Виртекс-2 и Виртекс-6, это надо все в слайсы пересчитать? А то раньше в вентилях было, теперь в CLB.

[bogaev_roman]

А чтобы сравнить допустим Виртекс-2 и Виртекс-6, это надо все в слайсы пересчитать? А то раньше в вентилях было, теперь в CLB.

Замучаетесь сравнивать и пересчитывать, там технологии разные. Вы б сначала с задачей определились (какие там интерфейсы будут, какая максимальная частота, сколько памяти требуется, наличие скажем lvds ну и т.д.), а дальше уже выбирали семейство. После выбора семейства определить speed grade и объем будет проще.

[yes]

Виртекс-2 и т.п. вряд ли целесообразно применять сейчас.

древние кристаллы могут как-то номинально конкурировать с современными только в low-cost девайсах (при цене ~20$)
когда корпус существенная часть стоимости
да и то, за счет потребления и дополнительных компонентов изделие может быть и дороже

ну и для ксайлинса скидка на существенную партию будет иметь место, и стоимость в таком случае надо узнавать не в авнетах

--------------

btw: а китайские аналоги авнета есть? их кто-нибудь пользует?

[mse]

Замучаетесь сравнивать и пересчитывать, там технологии разные. Вы б сначала с задачей определились (какие там интерфейсы будут, какая максимальная частота, сколько памяти требуется, наличие скажем lvds ну и т.д.), а дальше уже выбирали семейство. После выбора семейства определить speed grade и объем будет проще.

Ну да. А предварительно можно писать задачу и смотреть, сколько получилось. Потом получившийся объём умножить на "¶" или на "е"... Или на 2½. И уж исходя из этого, смотреть, куда оно влезет.

[bark]

В разы.

эм.. а это для каких партий? и у кого надо узнавать про подобные скидки?

[Stewart Little]

эм.. а это для каких партий? и у кого надо узнавать про подобные скидки?

Это зависит от семейства. Для каких-то - это штуки, для каких-то - десятки/сотни, для каких-то тысячи.
Узнавать надо у официальных дистрибьюторов.

[ViKo]

Узнавать надо у официальных дистрибьюторов.

Ради любопытства, а в Минске (Беларуси) есть официальные дистрибьютеры?

[Stewart Little]

Ради любопытства, а в Минске (Беларуси) есть официальные дистрибьютеры?

Нету.
Спросите у меня

[Little_boo]

Виртекс-2 и т.п. вряд ли целесообразно применять сейчас.

Тут есть такой нюанс, что военные очень фигово относятся к современной элементной базе, они думают что лет через 10 может быть кто-то у нас сотворит аналог Виртекс-2 и тогда... в общем мы сидим на них. Поэтому хотелось бы понять, как примерно оценить необходимую емкость для Виртекс-6 или Стратикса-4, если его переносить с виртекс-2.
Да и ценник на милионник грубо говоря сотни баксов, а на 6-той?

Задачи две:
1) ПЛИС в качестве высоко-производительного комутатора, без использования дополнительных блоков DSP и процессорных ядер, т.е. без обработки. Т.е. нужны только вентили, памяти и частоты.
2) ПЛИС для цифровой обработки сигналов, тут все тоже самое только нужны ещё DSP блоки.
Внешние интерфейсы у нас это линк порты профессоров и LVDS, т.е. высокоскоростных каналов не надо. Объемы и прочее не известно.

Вообще меня тут смущает статья про сравнение Стратикса-3 и Виртеса-5, что якобы за счет 8-ми входовых блоков, Альтера разрывает в клочья Ксайликс и по загрузке плис, и по скорости работы и по скорости компиляции. Правда статья Альтера писанная, кто-нить видел подобные статьи от независимых товарищей?

[VladimirB]

Тут есть такой нюанс, что военные очень фигово относятся к современной элементной базе, они думают что лет через 10 может быть кто-то у нас сотворит аналог Виртекс-2 и тогда... в общем мы сидим на них. Поэтому хотелось бы понять, как примерно оценить необходимую емкость для Виртекс-6 или Стратикса-4, если его переносить с виртекс-2.
Да и ценник на милионник грубо говоря сотни баксов, а на 6-той?
...

Сейчас емкость Virtex'ов и Стратиксов меряется в эквивалентных Logic Cells (LE). LC - это нечто состоящее из 4-входового ЛУТа и триггера. В логические вентили можно перевести примерно, зная что Spartan3A XC3SD3400A содержит порядка 3.4 миллиона логических вентилей и 53000 Logic Cells, т.е. примерно 64 вентиля на LC.

Например самый младший Virtex6 VLX75T стоит порядка $700 и содержит порядка 4.8 миллиона вентилей (75000 LC).
Virtex6 VXL240T стоит порядка $3000 и содержит порядка 15.3 миллиона вентилей (240000 LC).

Stratix3 содержит нечестные 8-ми входовые ALM, а Virtex5 честные 6-входовые LUT. Сравнить их напрямую тяжело - скорей всего только экспериментально. А в экспериментах большое значение имеет софт и его настройки. Помнится у Xilinx была ответная статья, где они доказывали, что Альтера для сравнения использовала старую версию ISE с неправильными настройками. И для сравнения были выбраны дизайны обогащённые триггерами - т.е. упирающиеся в узкое место 5-х Виртексов.
Кстати наверное поэтому в Virtex6 число триггеров удвоили.
P.S. http://www.xilinx.com/support/documentatio...apers/wp284.pdf

[VladimirB]

P.P.S.
Вот эта статья
http://www.eetimes.com/electronics-blogs/p...FPGA-benchmarks

[jojo]

>Например самый младший Virtex6 VLX75T стоит порядка $700 и содержит порядка 4.8 миллиона вентилей (75000 LC).
Virtex6 VXL240T стоит порядка $3000 и содержит порядка 15.3 миллиона вентилей (240000 LC).

Кстати, Virtex6 VLX240T оптом значительно дешевле, как отмечалось выше на примере Альтеры.

При сравнении одинаковых проектов в Quartus и ISE нужно задавать констрейны на размещение (прямоугольники), и эти прямоугольники "зажимать", постепенно уменьшая площадь. Иначе ресурсы в ALM и SLICE не спариваются и смысла такое сравнение архитектур не имеет.

>Альтера разрывает в клочья Ксайликс и по загрузке плис, и по скорости работы и по скорости компиляции.

Никто никого не разрывает.

[VladimirB]

Кстати, Virtex6 VLX240T оптом значительно дешевле, как отмечалось выше на примере Альтеры.

Нам 10 штук индустриальных 1156 по $2400 недавно продали

[Little_boo]

Сейчас емкость Virtex'ов и Стратиксов меряется в эквивалентных Logic Cells (LE). LC - это нечто состоящее из 4-входового ЛУТа и триггера. В логические вентили можно перевести примерно, зная что Spartan3A XC3SD3400A содержит порядка 3.4 миллиона логических вентилей и 53000 Logic Cells, т.е. примерно 64 вентиля на LC.

Altera EP4SE110 LE - 105,600, ALM - 42,240, тригеров - 84,480, память - 1,320Kbit, блоков DSP (18*18) - 512, ценник - 5,500$ (почему-то этой микрухи по ссылке во втором посте нет, это цена EP4SE230)
Xlinix LX130T LE - 128 000, LC - 20 000 (по 4 LUT+8FF), тригеров - 160 000, память - 5,616Kbit, блоков DSP (25*18) - 288, цена - 1,500$

Т.е. получается что xilinx в два раза дешевле, а уступает только в кол-ве DSP, в остальном значительное преимущество. Или я что-то упустил? Внутренние частоты как-то можно сравнить?

Stratix3 содержит нечестные 8-ми входовые ALM, а Virtex5 честные 6-входовые LUT. Сравнить их напрямую тяжело - скорей всего только экспериментально.

Что значит не честные, разве там не независимые 8-мь входов?

Вот эта статья
http://www.eetimes.com/electronics-blogs/p...FPGA-benchmarks

спс, почитаю

Никто никого не разрывает.

Возможно, просто я хвалебную оду альтере прочел:
http://www.russianelectronics.ru/leader-r/...2189/doc/40317/

ALL
А Stratix® V и Cyclone® V уже можно рассматривать для использования или они ещё не в продаже?

[Alexium]

Что значит не честные, разве там не независимые 8-мь входов?

Может, я ошибаюсь, но мне кажется, что чем больше входов - тем сложнее загрузить (полностью использовать).

[Victor®]

Altera EP4SE110 LE - 105,600, ALM - 42,240, тригеров - 84,480, память - 1,320Kbit, блоков DSP (18*18) - 512, ценник - 5,500$ (почему-то этой микрухи по ссылке во втором посте нет, это цена EP4SE230)
Xlinix LX130T LE - 128 000, LC - 20 000 (по 4 LUT+8FF), тригеров - 160 000, память - 5,616Kbit, блоков DSP (25*18) - 288, цена - 1,500$

Вообще-то надо указывать полное название чипа.
Например, то что Вы назвали "LX130T" может быть:
от 767$ за XC6VLX130T-1FF484C
до 1773$ за XC6VLX130T-2FFG1156I

За Altera не скажу, кому интересно - можете поискать сами.

Возможно, просто я хвалебную оду альтере прочел:

Естественно... Автор статьи "Сейи Верма (Seyi Verma), ведущий технический аналитик, Altera Corporation"
И в списке литературы источники на Xilinx не указаны.
Похоже на статью аспиранта для увеличения числа "бубликаций"

[VladimirB]

...
Т.е. получается что xilinx в два раза дешевле, а уступает только в кол-ве DSP, в остальном значительное преимущество. Или я что-то упустил? Внутренние частоты как-то можно сравнить?
...
Что значит не честные, разве там не независимые 8-мь входов?
...

То, что Virtex6 дешевле Stratix4 в 2 раза при сравнимых,а кое-где и лучших характеристиках - видно невооружённым взглядом.
Факт странный, потому что до этого вроде был примерный паритет цен - видно надеются, что те кто сидел на Альтере испугаются
ИСЕ и на Ксилинх не пойдут.

8 входовый ALM не может реализовать произвольную логическую функцию с 8-ю входами
а 6-LUT он и в Африке 6-LUT (кстати он может использоваться в качестве памяти на 64 бит, в отличие от ALM)

[dvladim]

8 входовый ALM не может реализовать произвольную логическую функцию с 8-ю входами
а 6-LUT он и в Африке 6-LUT (кстати он может использоваться в качестве памяти на 64 бит, в отличие от ALM)

Ну какая разница-то? 8 входовой ALM может реализовать произвольный LUT6 или частичный LUT7, а также два независимых LUT4. Именно по этой причине (2 LUT4) альтера и использует такую схему. Мотивируется это тем, что входной коммутатор довольно громоздкая штука по площади. Что касается памяти на 64 бит - в альтере это умеет делать MLAB. Начиная с 5-го циклона во всех семействах появилась распределенная память, а в старших семействах это было всегда.

[tegumay]

чисто мое мнение - альтеры пошустрее аналогичных зайлинксов, но шибко дороже.
сравнивать цос-возможности нереально - разная архитектура:
у альтеры конкретно закладка на БПФ или жесткую логику работы.
у зайлинкса больше на микропрограммное управление.

у зайлинкса шибко сложное устройство цос-блока(зато можно мутить микропрограммное управление),
у альтеры проще, но явной возможности микропрограммного управления я не увидел.
(может так и лучше)

ЗЫ. чем альтеры хороши - разрядность выше в цос-блоке
(но кому надо 32р обработку???). у зайлинкса по моему с этим проблемки.

[Victor®]

Начиная с 5-го циклона во всех семействах появилась распределенная память, а в старших семействах это было всегда.

Не понял.. что значит "во всех семействах"?
И что такое "старшие семейства"?

Господа, мы же инженеры. Выражайтесь однозначно!

чисто мое мнение - альтеры пошустрее аналогичных зайлинксов, но шибко дороже.
сравнивать цос-возможности нереально - разная архитектура:
у альтеры конкретно закладка на БПФ или жесткую логику работы.
у зайлинкса больше на микропрограммное управление.

у зайлинкса шибко сложное устройство цос-блока(зато можно мутить микропрограммное управление),
у альтеры проще, но явной возможности микропрограммного управления я не увидел.
(может так и лучше)

ЗЫ. чем альтеры хороши - разрядность выше в цос-блоке
(но кому надо 32р обработку???). у зайлинкса по моему с этим проблемки.

Факты, факты и еще раз факты...
Что дороже чего и шустрее где?
Какие "проблемки"?

[Little_boo]

ЗЫ. чем альтеры хороши - разрядность выше в цос-блоке

а не наоборот, у Альтеры 18*18 у Ксилинкса 25*18

Ну какая разница-то? 8 входовой ALM может реализовать произвольный LUT6 или частичный LUT7, а также два независимых LUT4.

Разница в том, что у альтеры этих ALM при тех же заявленных LЕ, в два раза меньше у Клайсинка лютов.

Начиная с 5-го циклона во всех семействах появилась распределенная память, а в старших семействах это было всегда.

Циклон уже реально в россии купить, или он только на бумаге? На Altera.ru о нем ни слова.

[jojo]

А вроде ALM-то многофунциональнее будет, чем современный SLICE?

Stratix III со скидками ещё как-то мог конкурировать с Virtex-5.
У Stratix IV была какая-то дикая розничная цена, так что оптовую даже узнавать не хотелось.

Эскизы прикрепленных изображений

 

[dvladim]

Не понял.. что значит "во всех семействах"?

Имел ввиду Cyclone, Arria, Stratix.

И что такое "старшие семейства"?

Имел ввиду Stratix II - Stratix V.

[Little_boo]

Я правильно понимаю, что у Cyclonов IV не такой же ALM как у Стратиксов, а какой-то убогий 4-х входовой LE с одним триггером?

[Boris_TS]

Тут есть такой нюанс, что военные очень фигово относятся к современной элементной базе, они думают что лет через 10 может быть кто-то у нас сотворит аналог Виртекс-2 и тогда... в общем мы сидим на них. Поэтому хотелось бы понять, как примерно оценить необходимую емкость для Виртекс-6 или Стратикса-4, если его переносить с виртекс-2.
Да и ценник на милионник грубо говоря сотни баксов, а на 6-той?

Задачи две:
1) ПЛИС в качестве высоко-производительного комутатора, без использования дополнительных блоков DSP и процессорных ядер, т.е. без обработки. Т.е. нужны только вентили, памяти и частоты.
2) ПЛИС для цифровой обработки сигналов, тут все тоже самое только нужны ещё DSP блоки.
Внешние интерфейсы у нас это линк порты профессоров и LVDS, т.е. высокоскоростных каналов не надо. Объемы и прочее не известно.

Может для первой задачи Вам больше подойдёт Spartan-6 - если хватит ёмкости, то оно должно выйти заметно дешевле, что Virtex-2/5/6, да и Spartan-6 должен быть более шустрым, чем Virtex-2.
Для второй задачки может оказаться интересным Virtex-5/6SX - у них значительно больше RAM (и block, и dsitributed) и DSP на LUT+FF, чем у аналогичных Virtex-5/6LX.

А вроде ALM-то многофункциональнее будет, чем современный SLICE?

Картинка приведена неправильная. Xilinx Slice состоит из много чего – там не только LUT. V6(x7) Slice’ы бывают 2 видов: SliceM и SliceL. SliceL – это SliceM в котором используются удешевлённые LUT6 (без возможности работы в режимах Shift Register и Distributed RAM). В S6 встречается еще более удешевлённый Slice – SliceX (от которого в x7 благоразумно отказались) - это SliceL без цепочек быстрого переноса.

Но, при любом раскладе, для понимания структуры V6 Slice надо рассматривать целиком, а не какой-то огрызок показывать:

Вот тут уже видно, что LUT6 – это более хитрая штука, чем то, что изображено на альтеровском рисунке. У всех SliceM LUT6 есть еще по 4 входа, которые «забыли» альтеровцы (2 DataIn, WE, WCLK) , а у нижних трёх LUT еще +6 входов (адрес записи данных, используемый в режиме Dual Port RAM) – итого от 10 до 16 входов на один SliceM LUT6 !
А Вы нам про какую-то «многофункциональность» говорите.

Да, эти режимы не часто используются (поэтому и появились удешевлённые SliceL) – но как без этих режимов становится тоскливо !
Также надо иметь в виду, что у каждой V6 LE (LUT6+2FF) - по 3 выхода, которые можно использовать одновременно.

[Koluchiy]

Может для первой задачи Вам больше подойдёт Spartan-6 - если хватит ёмкости, то оно должно выйти заметно дешевле, что Virtex-2/5/6, да и Spartan-6 должен быть более шустрым, чем Virtex-2.

Зато самый быстрый S6 (-4) в 1.5 раза медленнее самого медленного V5...

[jojo]

Картинка приведена неправильная. Xilinx Slice состоит из много чего – там не только LUT. V6(x7) Slice’ы бывают 2 видов: SliceM и SliceL. SliceL – это SliceM в котором используются удешевлённые LUT6 (без возможности работы в режимах Shift Register и Distributed RAM). В S6 встречается еще более удешевлённый Slice – SliceX (от которого в x7 благоразумно отказались) - это SliceL без цепочек быстрого переноса.

Как SLICE уступает ALM-у в чём-то, сразу картинка неправильная
2 независимых LUT4 в LUT с двумя выходами не пакуются? Не пакуются.

Я же не сказал, что в SLICE нет памяти.

Но, при любом раскладе, для понимания структуры V6 Slice надо рассматривать целиком, а не какой-то огрызок показывать:
А Вы нам про какую-то «многофункциональность» говорите.

По количеству логических функций SLICE уступает ALM-у. На то я этот огрызок нарисовал.
А память - не логическая функция.

Ввели в SLICE второй триггер - можно было хоть входы таблиц LUT5 разделить. SLICE с LUT6 ведь позже ALM появился? Содрали, но не до конца.

[Victor®]

Зато самый быстрый S6 (-4) в 1.5 раза медленнее самого медленного V5...

Про -4 можно забыть - они не будут производиться, по крайней мере на данный момент
есть инфа на Xilinx об этом.

Ввели в SLICE второй триггер - можно было хоть входы таблиц LUT5 разделить. SLICE с LUT6 ведь позже ALM появился? Содрали, но не до конца.

А зачем? Что бы получить такую-же стоимость как у Altera?

[Boris_TS]

2 независимых LUT4 в LUT с двумя выходами не пакуются? Не пакуются.

В большинстве случаев это так (исключение составляет только ущербный вариант с 5 и менее независимыми входами). Кстати, под этого ущербный вариант подпадает декодер. А для большого мультиплексора (собранного на LUT) более 6 входов на LUT и не надо (4 - данные, 2 - управление), для более глубокого мультиплексирования используются F7MUX (итого 2 LUT6: 8->1) и F8MUX (итого 4 LUT6 (один полный Slice): 16->1)

Как SLICE уступает ALM-у в чём-то, сразу картинка неправильная
По количеству логических функций SLICE уступает ALM-у. На то я этот огрызок нарисовал.

Но на той картинке изображен не Xilinx Slice, а только его кусочек: Xilinx "LUT6" (2 связанных LUT5), а подписан как Slice - именно это я и имел в виду, говоря о неправильности картинки: Slice это всё-таки нечто гораздо большее, чем один Xilinx "LUT6". У Silce есть и другие проблемы: например, все синхронные элементы имеют один CLK. Эти «другие» проблемы лучше видны в FPGA Edit'е. Кстати, в семействах x7 этих проблем стало чуть меньше, чувствуется работа над ошибками.

А память - не логическая функция.

Да, RAM тяжело назвать "логической функцией"... но грамотное применение Distributed RAM часто уменьшает количество и глубину мультиплексоров собираемых на LUTx/ALM. По сути LUT6 - это и есть мультиплексор (64->1) содержимого его ОЗУ, а если задачу удаётся вывернуть так, что в это ОЗУ можно писать, то экономия становится колоссальной.

Ввели в SLICE второй триггер - можно было хоть входы таблиц LUT5 разделить. SLICE с LUT6 ведь позже ALM появился? Содрали, но не до конца.

Неее... - они исходили из других соображений. Спаренные входы 2xLUT5 позволяют значительно снизить количество входов в CLB, что заметно упрощает Routing Resource - а это может приводить к разным приятным последствиям.
Xilinx утверждает, что если кому потребуется ну уж очень крутая логическая функция, то тогда к вашим услугам F7MUX и даже F8MUX (которые живут в том же Slice), ну, а то, что при этом погибнут несколько триггеров - и леший с ними - тут вопрос цены конечной ПЛИС в которую влезет проект (т.е. переплаты за того, что есть в ПЛИС, и чего мы не использовали).

Про -4 можно забыть - они не будут производиться, по крайней мере на данный момент

Неа - оно покруче оказалось ! Xilinx сказал, что они немного погорячились и перестраховались с завышенными задержками в -3, что мол в результате тестов оказалось, что то, что они выпускали под маркой -3, на самом деле работает как и -4 ! А -2 - как старый -3. В итоге бардак и неразбериха + необходимость перехода на свежие ISE (12.x + Speed File patch). У меня есть «старый» и «новый» DS_162 (Spartan-6 FPGA Data Sheet: DC and Switching Characteristics) – я их местами посравнивал «новые -3» по ряду параметров «быстрее» «старых -4» на 10 другой ps по разным параметрам !

[Koluchiy]

Брр...

У ISE12.3 без патчей правильные характеристики для S6-4, или нет?
Иначе говоря, можно ли доверять временному анализу этой среды.

[Victor®]

Брр...

У ISE12.3 без патчей правильные характеристики для S6-4, или нет?
Иначе говоря, можно ли доверять временному анализу этой среды.

Тут все просто. Есть патч - надо ставить.
Я думаю, что будут неправильные.
Проект, который укладывался у меня во времянки на 12.3 + спидпатч
не укладывается в 12.4 и не укладывается в 13.1. Но проект специфический и был сделан на грани возможных параметров.
Стало не хватать 34 ps по сетапу. Возможно на проектах с менее "экстремальными" таймингами ничего и не заметите.

[Koluchiy]

Проект, который укладывался у меня во времянки на 12.3 + спидпатч
не укладывается в 12.4 и не укладывается в 13.1.

Может, дело в "оптимизированном" в новых версиях синтезаторе-мэппере?

[Little_boo]

Зато самый быстрый S6 (-4) в 1.5 раза медленнее самого медленного V5...

А какая-нить сводная таблица по частотам ПЛИС есть? Или все только на словах быстрее/медленнее.

Spartan-6 должен быть более шустрым, чем Virtex-2.

Что-то меня берут сомнения

[bogaev_roman]

А какая-нить сводная таблица по частотам ПЛИС есть? Или все только на словах быстрее/медленнее.
Что-то меня берут сомнения

Документацию на каждое семейство с разными speed grade открывайте и смотрите на максимальную триггерную частоту. Сомнений быть не должно, там разные технологические нормы даже.

[Little_boo]

Документацию на каждое семейство с разными speed grade открывайте и смотрите на максимальную триггерную частоту. Сомнений быть не должно, там разные технологические нормы даже.

DC and Switching Characteristics?

я надеялся, что это уже кто-то сделал. придется дома заняться, так как с работы инет не тянет.

[bogaev_roman]

я надеялся, что это уже кто-то сделал. придется дома заняться, так как с работы инет не тянет.

Это все характеристики на спартан 6. http://www.xilinx.com/support/documentatio...heets/ds162.pdf
Раздел switching characteristics
Для BRAM например максимум 320МГц (speed grade -3), CLB shift register Treg=1,35 ns
Для virtexII честно говоря даже документацию не нашел, по памяти virtexIIpro самой высшей градации максимум - 300МГц.

[Little_boo]

Для virtexII честно говоря даже документацию не нашел, по памяти virtexIIpro самой высшей градации максимум - 300МГц.

В зависимости от организации памяти одно-портовая распределенная - 260-390Мгц. одно-портовая блочная - 250-280, двух-портовая блочная - 250.

ну да, выходит если задействовать память 6-той спартан быстрее Виртекса-2, и дешевле 0_о

[Мур]

Кто задавался целью найти самый дешевый FPGA (а значит и маленький) ...из современных?
Даже в ущерб быстродействию!

[Little_boo]

Кто задавался целью найти самый дешевый FPGA (а значит и маленький) ...из современных?
Даже в ущерб быстродействию!

Actel одноразового программирования под эти условия не подойдут?

[Мур]

Actel одноразового программирования под эти условия не подойдут?

Ха! Там программатор фантастически дорог!... Хотя если есть самопальные программаторы для них(в чём я сомневаюсь) готов рассмотреть...

[Little_boo]

Ха! Там программатор фантастически дорог!... Хотя если есть самопальные программаторы для них(в чём я сомневаюсь) готов рассмотреть...

Одноразовые только им шьются? Там вроде 3 программатора есть.

[Мур]

Одноразовые только им шьются? Там вроде 3 программатора есть.

Ну так ссылку уместно на цены всего-всего из этой кухни... Неужели программаторы подешевели?

[Victor®]

Ну так ссылку уместно на цены всего-всего из этой кухни... Неужели программаторы подешевели?

Аж самому интересно стало...
По всей видимости дешевле всего - Actel IGLOO nano или ProASIC3nano
Смотрите:
http://gb.mouser.com/ProductDetail/Actel/A...A0H5%2fPVO6g%3d

http://gb.mouser.com/Search/ProductDetail....lg%2fA33Q%3d%3d
(это "30-ка", есть еще "10-ка")
Но назвать это FPGA как-то язык не поворачивается (как минимум RAM нет в младших чипах).
Похоже наверное на Altera MAX-II.

[Little_boo]

Ну так ссылку уместно на цены всего-всего из этой кухни... Неужели программаторы подешевели?

http://www.actel.ru/products/hardware.html цены на efind.ru. На последний цены не адекватные, а на первые два 70 и 400 баксов, как я понял.

Но назвать это FPGA язык не поворачивается (RAM нет в младших сериях)
похоже наверное на Altera MAX-II

зато 3х3мм

[Мур]

http://www.actel.ru/products/hardware.html цены на efind.ru. На последний цены не адекватные, а на первые два 70 и 400 баксов, как я понял.

Я полагаю, эти затраты компенсируютя дешевым софтом?

[Little_boo]

Я полагаю, эти затраты компенсируютя дешевым софтом?

Как всегда кастрированный софт бесплатно доступен на сайте конторы. С ограничениями: не более 1,5Мн вентилей, нельзя использовать одновременно Verilog/VHDL, не виден исходный код IP ядер.
Статьи:
http://www.kit-e.ru/articles/plis/2005_9_86.php
http://www.russianelectronics.ru/leader-r/...2189/doc/53218/

З.Ы. надо с Actel брать денег за рекламу

[Victor®]

http://www.actel.ru/products/hardware.html цены на efind.ru. На последний цены не адекватные, а на первые два 70 и 400 баксов, как я понял.
зато 3х3мм

Не спорю
Надо смотреть на конкретную задачу - тогда будут известны критерии выбора

P.S.

Еще... учитывая непонятно зачем родилась Altera MAX V (которая по-моему убивается
Lattice MachXO2) цены на MAX V должны быть супер-доступными.

Кстати MachXO2 - есть в корпусе 2.5х2.5 мм.

[Little_boo]

...а так мы похоже понемногу флудим

нет, сравниваем ПЛИСы различных производителей. Меня вот какой вопрос мучает. Раньше были старшие и младшие серии - все понятно. Что такое Arria, HardCopy от алтера, и EasyPath, Kintex, Artix-7 от Ксялинкс.

[Victor®]

нет, сравниваем ПЛИСы различных производителей. Меня вот какой вопрос мучает. Раньше были старшие и младшие серии - все понятно. Что такое Arria, HardCopy от алтера, и EasyPath, Kintex, Artix-7 от Ксялинкс.

Да есть такое... они очень начали сегментировать продукцию по сферам применения. Это и понятно- конкуренция.
Надо привлечь заказчика стоимостью. Поэтому, если есть только одна супер-пупер серия со всеми наворотами (CPU, SERDES, DSP)
и вы используете не все эти фичи - то будете сильно переплачивать. Поэтому и такое разнообразие.

[yes]

ышо Lattice есть
по некоторым параметрам их low-cost ПЛИСы лучше ксайлинсов альтер

сам я serdes-ы не пользую, но говорят, что средние сердесовые ПЛИСы Латиса кроют "средние" ксайлинкс/альтеровские по многим параметрам

уж если начали Actel ПЛИСами называть, то почему бы coolRunner ксайлинский не назвать плисом?

ну и у Латиса есть Mach типа альтеровских МАХов, и вроде Латтис это (срам-плис с флашкой внутре) первая придумала

[Victor®]

ышо Lattice есть
по некоторым параметрам их low-cost ПЛИСы лучше ксайлинсов альтер

сам я serdes-ы не пользую, но говорят, что средние сердесовые ПЛИСы Латиса кроют "средние" ксайлинкс/альтеровские по многим параметрам

уж если начали Actel ПЛИСами называть, то почему бы coolRunner ксайлинский не назвать плисом?

ну и у Латиса есть Mach типа альтеровских МАХов, и вроде Латтис это (срам-плис с флашкой внутре) первая придумала

Наверное, стоит еще учитывать "дружественность"\usability средств разработки...
Слышал от коллеги, что работать в среде Lattice - надо иметь достаточно крепкие нервы...

[Stewart Little]

сам я serdes-ы не пользую, но говорят, что средние сердесовые ПЛИСы Латиса кроют "средние" ксайлинкс/альтеровские по многим параметрам

Это только если эти самые сердесы не использовать Signal Integrity у Lattice подкачал

[gosu-art]

Слышал от коллеги, что работать в среде Lattice - надо иметь достаточно крепкие нервы...

УХХХХ. Коллеги ваши в libero IDE еще не поработали Косяк на косяке... (Хотя надо отдать должное с каждой версией многое исправляется, но добавляются новые ). В процессе отладки частенько подвисает так, что лечится только созданием нового проекта... В общем веселье еще то! Но в целом у меня приятное сложилось впечатление. По быстродействию они примерно как 1е, 2е сыклоны (ProAsic3L). да и по цене ничего так...

A3P250L –PQ208: 1390 руб/шт,
A3P600L –PQ208: 2 250 руб/шт,
A3PE3000L–PQ208: 18 650 руб/шт

индастриал
A3P250L –PQ208I 2 590 руб/шт
A3P600L –PQ208I 4 130 руб/шт
A3PE3000L–PQ208I: 32 450 руб/шт

Ну а миллитари....))))

[curly07]

ышо Lattice есть
по некоторым параметрам их low-cost ПЛИСы лучше ксайлинсов альтер

сам я serdes-ы не пользую, но говорят, что средние сердесовые ПЛИСы Латиса кроют "средние" ксайлинкс/альтеровские по многим параметрам

уж если начали Actel ПЛИСами называть, то почему бы coolRunner ксайлинский не назвать плисом?

ну и у Латиса есть Mach типа альтеровских МАХов, и вроде Латтис это (срам-плис с флашкой внутре) первая придумала

Дык давно уже делим ПЛИС FPGA и ПЛИС CPLD.

[Victor®]

Дык давно уже делим ПЛИС FPGA и ПЛИС CPLD.

MAX II - это что? CPLD или FPGA?
Igloo - FPGA или CPLD?

[EugeneS]

Наверное, стоит еще учитывать "дружественность"\usability средств разработки...
Слышал от коллеги, что работать в среде Lattice - надо иметь достаточно крепкие нервы...

Это какая среда? Старый ispLEVER или Lattice Diamond?

[yes]

Это какая среда? Старый ispLEVER или Lattice Diamond?

да между ними и разницы нет.
среда как среда - для тренировки нервов рекомендую libero (Actel)

там есть косяк (по моему и в даймонде остался) - что если пытаться сорс систем-верилоговый давать, его встроенный анализатор глючить начинает. смысла в этом анализаторе не больше, чем совсем никакого - он просто "три вью" из проекта пытается сделать.
поэтому пользоваться EDIF флоу приходится. никаких неудобств не замечал, тем более в Ксайлинсе с систем верилогом тоже EDIF флоу

[MishaN]

Разница между Lever и Diamond все же есть... В Dimond Интегрировали все в одну среду... намного удобнее.... Скоро появиться 2.0 с поддержкой ECP4

[okela]

Попробую освежить темку...

Кто-нибудь знает ценовые диапазоны для HardCopy верхних линеек ?