|
FPGA cyclone 5K/10K pin 142 в чем может дело?, помогите с этим пином. он чудит. |
|
|
|
Sep 14 2011, 06:23
|
Гуру
     
Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804

|
Цитата(123kill12 @ Sep 14 2011, 08:51)  5K это 5 тысяч логических вентелей. (EP3C5E144) 10К это 10 тысяч логических вентелей.(EP3C10E144)
8 входов это 8 входов. устройство тока получает информацию по 8 каналам.
все работает на модели. С этими кристаллами у пользователей конференции были проблемы с этой фразой (3) The E144 package has an exposed pad at the bottom of the package. This exposed pad is a ground pad that must be connected to the ground plane on your PCB. This exposed pad is used for electrical connectivity, and not for thermal purposes. Если у Вас все разводится , то и работать должно независимо от манипуляции количеством каналов. Хотя я не понимаю, как можно корректно работать с манчестером без диф пары.
|
|
|
|
|
Sep 14 2011, 06:43
|
Частый гость
 
Группа: Участник
Сообщений: 96
Регистрация: 12-05-10
Пользователь №: 57 217

|
вешаю на данный пин сигналтэп и он перестает глючит. но начинает глючить другой((( Цитата(sazh @ Sep 14 2011, 10:23)  (3) The E144 package has an exposed pad at the bottom of the package. This exposed pad is a ground pad that must be connected to the ground plane on your PCB. This exposed pad is used for electrical connectivity, and not for thermal purposes. Вы имеете ввиду 145 пин. который под брюхом чипа. Мы его подключили к земле( согласно даташит). без подключения этого пина чип даже не видится программатором.
|
|
|
|
|
Sep 14 2011, 09:31
|
Знающий
   
Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219

|
Цитата(123kill12 @ Sep 14 2011, 11:01)  ...что это за магия такая и как найти и обучиться этому колдунству? может это связано с трасировкой, наводкой или гонкой сигналов. то как этим управлять в квартусе. просветите меня ибо как сказано выше походу я дурак. +500 эта магия называется "асинхронщина" или по советской терминологии "гонки сигналов". Этим надо управлять не в Кактусе, а в голове при написании HDL. Кактус вам скажет что-нибудь, если в синхронной части проекта задержка между триггерами превышает заданный в констреинтах период тактовой частоты. Асинхронные куски кода не поддаются временному анализу.
|
|
|
|
|
Sep 16 2011, 10:10
|
Частый гость
 
Группа: Участник
Сообщений: 96
Регистрация: 12-05-10
Пользователь №: 57 217

|
может это и лишнее но постараюсь описать проект. есть контроллер STM32 и к нему по шине подключен ASIC и FPGA. FPGA отвечает за высокочастотную часть, ASIC за комуникацию, а контроллер отвечает за управление как FPGA так и ASIC, получает и передает данные, полученные с FPGA, через ASIC. FPGA находится на одной плате, а контроллер и ASIC на другой. одна ставиться сверху на другую. понятно что шина данных должна быть в двунаправленная. (Если запускать плату с контроллером. все работает великолепно. Для того чтоб разработать проект спаяли плату с EP3C10E144. и вот на нем все работает и сейчас. для проверки спаяли еще одну такую же плату и с ней таже котовасия.) В FPGA нужно сделать управление направлением на шине. делаю так. (блок большой много входов и выходов, сделал как память: тоесть если адрес такой то то данные с шины идут на этот выход или с такого то входа передать в шину)  и как только подрубаю один из каналов, причем от прошивки к прошивке он меняется, он как то наводится или что то еще ASIC отваливается. может все же управление шиной я не так сделал?
|
|
|
|
|
Sep 17 2011, 08:23
|
Знающий
   
Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219

|
Цитата(123kill12 @ Sep 16 2011, 22:36)  у меня управляющие сигналы разделены чтоб как раз не было такого. у асика свой RD WR и ALE, а у FPGA CS, RD и WR. Почему вы ошибку ищете только снаружи FPGA, когда с очень большой вероятностью она внутри? Если на прошивка работает на одной модели ПЛИС и не хочет на другой, если при небольших изменениях в прошивке поведение глюков меняется сильно - то скорее всего это косяк в прошивке - асинхронщина. Версию про косяки в схемотехнике питания платы легко проверить осциллографом.
|
|
|
|
|
Sep 19 2011, 17:57
|
Знающий
   
Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219

|
Цитата(123kill12 @ Sep 19 2011, 14:44)  И как же мне осцильником это увидеть? как понять что ПЛИС шумит в шину. Дык ткните в питание и посмотрите пульсации. P.S. вот тут очередная радостная победа над собой асинхронщиной: http://electronix.ru/forum/index.php?showt...st&p=973927
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|