Можно ли использовать компонент SOPC Builder для работы самописного модуля? Опции

[Farsch]

Процессор Ниос, шина АвалонММ.
Мой модуль в ходе своей работы должен обращаться к микросхеме SDR SDRAM.
Вообще в данном проекте таких микросхем 4, 3 из них будут управляться через DMA Controller. Но там не понятно с временем, очередями - много обращений к DMA, а для моего модуля это критично так что решили для быстроты обращения с памятью отдать одну микросхему памяти чисто для моего модуля.

Вопрос: есть ли возможность использовать стандартный SDR SDRAM Controller из списка компонентов SOPC Builder или же мне ничего не остаётся как писать собственный?
Или, если кто знает, прошу подсказать, где найти проверенный контроллер на Verilog.

[Копейкин]

Если я правильно помню описание Авалон, то в системе с несколькими мастерами,
если мастера обращаются к разным слэйвам, то они имеют одновременный доступ каждый к своему слэйву.
Может это поможет ?
Если нужен совместный доступ к одному слэйву, то для каждого мастера можно настроить приоритет.
Проверенные модули есть, Альтеровские
Хотя народные умельцы пишут свои, вроде немного эффективнее Альтеровских.

[Farsch]

Если я правильно помню описание Авалон, то в системе с несколькими мастерами,
если мастера обращаются к разным слэйвам, то они имеют одновременный доступ каждый к своему слэйву.
Может это поможет ?
Если нужен совместный доступ к одному слэйву, то для каждого мастера можно настроить приоритет.

а если там уже один контроллер в SOPC Builder задействован, то разве можно продублировать его причём так что доступ к нему будет только у моего модуля?

Проверенные модули есть, Альтеровские
Хотя народные умельцы пишут свои, вроде немного эффективнее Альтеровских.

в мегафункциях SDR SDRAM контроллера не вижу...
или имеется в виду IP с сайта Альтеры который у них запрашивать надо?

[Копейкин]

Если Вы имеете в виду DMA/SGDMA контроллеры, то их в системе может быть несколько.
Может быть даже не одно процессороное ядро, если нужно.
В спецификации Avalon раздел 3.7 Masters, прямо говорится, что создаётся соединение точка-точка между парой мастер-слэйв.
Поэтому если у разных мастеров свои слэйвы, они могут иметь доступ к ним параллельно.

Прямо в списке SOPC builder / Memory and Memory Controllers несколько вариантов контроллеров динамической памяти - они не подходят?

[Farsch]

В спецификации Avalon раздел 3.7 Masters, прямо говорится, что создаётся соединение точка-точка между парой мастер-слэйв.
Поэтому если у разных мастеров свои слэйвы, они могут иметь доступ к ним параллельно.

прошу прощения, может я не там смотрю? открываю файл Avalon Interface Specifications. у меня раздел 3.7 называется Avalon-MM Slave Addressing

[barabek]

прошу прощения, может я не там смотрю? открываю файл Avalon Interface Specifications. у меня раздел 3.7 называется Avalon-MM Slave Addressing

Ага, они сейчас это убрали оттуда и перенесли описание в quartus handbook. Смотрите раздел "system design with qsys", а именно в "qsys interconnect".