ConceptHDL Опции

[vitan]

Хотелось бы понять, есть ли смысл его использовать.

Текущая ситуация следующая.
Имеется неплохой задел по схемам и библиотекам УГО в менторовском DxD. Имеется база электронных компонентов и прочих объектов на печатных платах. В начальной стадии организация PDM, в которой будет храниться инфа о составе изделий, и из которой будет генериться прочая документация.

Вопросов пока несколько:
1. Какие возможности у концепта по связям с САПР ПП? Т.е. в чем можно развести концептовскую схему.
2. Какие возможности по импорту библиотек.
3. Какие возможности по импорту целых схем.
4. Как организованы библиотеки? Как происходит связывание УГО с футпринтом? Что надо по-минимуму иметь в библиотеке, чтобы начать разводить?
5. Как организован процесс выбора компонентов для установки на схему? Есть ли возможность выбирать компоненты по параметрам? Организовать разные группы параметров для компонентов разного типа? Заменять на схемы компоненты группами (на похожие, но с другими параметрами).
6. Есть ли какая-либо связь с какой-либо базой данных через ODBC?

Хелп читал давно, да и некогда, поэтому просьба сильно не пинать.

[Uree]

1. Полные, но только с Аллегро РСВ
2. Никакие. Создавать нужно в нем и под него. Все, что имеется, видно на скрине:



3. Вообще никак. Только импорт своих дизайнов, листов из дизайнов, модулей и т.п.:



4. Очень обширный на самом деле вопрос. На отдельную тему тянет, а то и не одну.
Вкратце - каждый компонент в отдельном каталоге лежит, содержит несколько вложенных каталогов, в каждом один/несколько файлов:



Компоненты собираются в группы по каталогам(например). Каждая группа(каталог) подключаются к проекту отдельной строкой в файле конфигурации библиотек проекта.
Хранится либы могут где и как угодно - в одном месте, на разных компах, под SVN-ом и т.д.
В общем если начнете с ними разбираться, то будем говорить подробно.

Да, вопрос связи с футпринтами: там же, в либах, есть Physical Part Table - там тот самый файл, который заменяет в концепте БД. Файл текстовый, с полным собранием атрибутов данного компонента. В том числе с указанием какому варианту компонента какой корпус ставить в РСВ, ссылкой на таблицу с распиновкой данного корпуса, какой ему соответствует символ на схеме, ну и естественно остальные атрибуты, которые вы хотите иметь для данного компонента.
Вот так это выглядит в родном редакторе:






6. Я о такой связи ничего не знаю, хотя подозреваю, что может быть. Но это будет костыль - организация либ рассчитана именно без БД. Ну не было в 1999 году особой привязки ECAD-ов к БД, а подход Кэйденс к такой реализации либ/схем был уже тогда введен в жизнь. Ну и учитывая, кто пользуется этим редактором(Intel/IBM/NVidia...), они ясное дело не хотят там ничего особо менять, дабы не сломать.

[vitan]

Спасибо за подробные картинки.

1. Прискорбно. Еще пару лет назад я бы вообще не рассматривал его после такой новости. Но сейчас, пожалуй, продолжим. Хотя и со скрипом...
2. Что за XML?
3. Что за IFF?
4. На картинках видна некая программа-бибилиотекарь. обязательно работать через нее? Все ли файлы в подкаталогах на скриншоте текстовые?
5. А как же этот вопрос?
6. Моя идея проста до ужаса: если встроенной поддержки БД нет, то надо просто сгенерить текстовые файлы с атрибутами компонентов из БД и подсунуть их.
7. Есть ли поддержка единиц измерения физических величин? Я могу прописать не просто 1k, а 1kOhm?

[Uree]

По XML - не знаю, не использовал, не разбирался - не было необходимости.
УПС! Был очень не прав, оказывается... Все-таки когда что-то хочешь узнать, надо обращаться к первоисточникам:

"Part Developer User Guide, Product Version 16.3
12
Import and Export

Overview
Part Developer provides the ability to import part information from a variety of input sources, such as EDAXML and Si2PinPak, to create or modify Design Entry HDL and Capture parts, and to export part data in EDA XML and Capture format. This chapter describes the following:
Import Export Methodology
Import APD Component Files
Import Capture Part (Windows Only)
Import EDAXML Part
Import Si2 PinPak XML Part
Import Comma Separated Value (.csv) File
Import Synopsys PTM Model
Import Verilog Model
Import VHDL Model
Import FPGA
Import Text File
Import ViewLogic(VL) Part
Import Allegro Footprint
Import Die Text
Import DML Model
Import IBIS Model
Import Mentor Part
Import Pin Grid
Import Pin Table
Import ECO - APD Component Files
Import ECO - Capture Part (Windows Only)
Import ECO - EDAXML Part
Import ECO - Si2 PinPak XML Part
Import ECO - Comma Separated Value (.csv) File
Import ECO - Synopsis PTM
Import ECO - FPGA
Import ECO - Text File
Import ECO - ViewLogic(VL) Part
Import ECO - Allegro Footprint
Import ECO - Die Text
Import ECO - DML Model
Import ECO - IBIS Model
Import ECO - Mentor Part
Import ECO - Pin Grid
Import ECO - Pin Table
Export Capture Part (Windows Only)
Export EDAXML Part
Export Comma Separated Value (.csv) File
Export ViewLogic(VL) Part
Export Mentor Part
"

Т.е. кое-что у него есть. Но тут я пас - действительно не использовал этот функционал и не знаю как оно работает.

По IFF:

"IFF (Intermediate File Format) is used to transfer a design in machine and application independent format between Electrical Engineering design and Printed Circuit Board (PCB) design environments. Use this dialog box to import a schematic in IFF format into Design Entry HDL. "

Как и предыдущее - не использовал.

С библиотеками можно работать как удобно, там основная часть файлов вообще текстовая. Хотя полностью без библиотекаря не получится, многие вещи в нем просто быстрее сделать, плюс в каталоге entity есть минимум один бинарный файл. Но с тем же PTF-ом я работаю в Notepad++, просто возможности редактирования текста в нем удобные.

Пропустил 5-й вопрос Ща исправимся.
Нажимаем кнопочку Add Component. Выбираем библиотеку, выбираем в ней компонент:



Дальше либо сразу выбираем нужный компонент(в смысле Part_Number) в таблице:



либо начинаем фильтровать по нужным параметрам(из имеющихся, естественно)



Фильтровать можно по любым атрибутам. В списке остаются те, которые удобвлетворяют всем заданным маскам.

Вот-вот-вот, именно о том, что Вы решите генерить текстовые файлы из БД, вместо того чтобы просто вести их без БД, я и писал, как о костыле Чувствовал, что именно такое решение придет Вам в голову первым Другое дело, что самому Концепту все равно, как Вы там генерите эти файлы, поэтому если Вы хотите тянуть синхронно две системы хранения данных - то вперед. Я такой необходимости не вижу.

Насчет величин - можете писать как угодно. Все это текстовые переменные. В вычислениях они не участвуют.

[vitan]

По IFF:

"IFF (Intermediate File Format) is used to transfer a design in machine and application independent format between Electrical Engineering design and Printed Circuit Board (PCB) design environments. Use this dialog box to import a schematic in IFF format into Design Entry HDL. "

Как и предыдущее - не использовал.

А какие-нибудь конверторы есть? Что же, Вы постонянно рисуете с нуля, даже если скачали референс из интернета в оркаде, например?

Хотя полностью без библиотекаря не получится, многие вещи в нем просто быстрее сделать, плюс в каталоге entity есть минимум один бинарный файл.

Не получится только потому, что быстрее? Или потому, что есть бинарные файлы? Что за каталог entity и что за файл?

либо начинаем фильтровать по нужным параметрам(из имеющихся, естественно)

А сортировать можно?
Маски фильтров вводятся только руками?

если Вы хотите тянуть синхронно две системы хранения данных - то вперед. Я такой необходимости не вижу.

Система будет одна - на основе БД. Файлы будут обновляться автоматическим экспортом каждый раз при изменениях в БД. Про преимущества БД я уже рассказывал, если Вам это не нужно, то дело хозяйское.

Насчет величин - можете писать как угодно. Все это текстовые переменные. В вычислениях они не участвуют.

Я не про величины, а про единицы измерения. Такого понятия вообще нет в концепте?

[Uree]

А какие-нибудь конверторы есть? Что же, Вы постонянно рисуете с нуля, даже если скачали референс из интернета в оркаде, например?

Нет, встроенных никаких конвертеров нет, кроме конвертера библиотек Оркада в Концепт. Для схем есть конвертер писанный когда-то саппортом под заказ. Давно не обновлялся, но вроде бы еще работает.

Не получится только потому, что быстрее? Или потому, что есть бинарные файлы? Что за каталог entity и что за файл?

Попробуйте и поймете почему. Ну и бинарники самом собой, в них насколько я понял что-то связанное с пинами хранится.

А сортировать можно?

Нет, а зачем???

Маски фильтров вводятся только руками?

Да, а какие еще варианты? У нас пока люди схемы рисуют. А у вас?

Система будет одна - на основе БД. Файлы будут обновляться автоматическим экспортом каждый раз при изменениях в БД. Про преимущества БД я уже рассказывал, если Вам это не нужно, то дело хозяйское.

Ну я ни одного аргумента не вычитал. Придуманные - да, реальных - нет. Из моих наблюдений крупные конторы(тот же Intel, Broadcom, ST Microelectronics etc.) не мешают в одну БД инфу для схемотехника и для финансов/логистики. Это слишком разные подразделения, часто еще и находящиеся в разных городах/странах, чтобы пытаться их объединить в рамках единой базы. Но Вы конечно можете считать иначе, я переубеждать не буду.

Я не про величины, а про единицы измерения. Такого понятия вообще нет в концепте?

Все атрибуты ТЕКСТОВЫЕ, пишите что и как хотите. При чем тут единицы?

[vitan]

Нет, встроенных никаких конвертеров нет, кроме конвертера библиотек Оркада в Концепт. Для схем есть конвертер писанный когда-то саппортом под заказ. Давно не обновлялся, но вроде бы еще работает.

Т.е. он только для Вас написан.

Попробуйте и поймете почему. Ну и бинарники самом собой, в них насколько я понял что-то связанное с пинами хранится.

Это плохо. Пробовать некогда, иначе стал бы я тут расспрашивать...

Нет, а зачем???

Как это? Отфильтровали все 0603, а потом отсортировали по возрастанию (один клик мышкой) и выбрали быстро нужный номинал

Да, а какие еще варианты? У нас пока люди схемы рисуют. А у вас?

Ну выбрать типовой набор фильтров можно, не вводя само значение, а выбрав из списка (список формируется из уже имеющихся значений).

Ну я ни одного аргумента не вычитал. Придуманные - да, реальных - нет. Из моих наблюдений крупные конторы(тот же Intel, Broadcom, ST Microelectronics etc.) не мешают в одну БД инфу для схемотехника и для финансов/логистики. Это слишком разные подразделения, часто еще и находящиеся в разных городах/странах, чтобы пытаться их объединить в рамках единой базы. Но Вы конечно можете считать иначе, я переубеждать не буду.

А кто говорил, что основная цель - объединить все подразделения одной базой? Это, конечно, хорошо, но не обязательно. Главное, чтобы это были именно базы, а не текстовые файлы, либы и прочая сапроспецифическая фигня.

Все атрибуты ТЕКСТОВЫЕ, пишите что и как хотите. При чем тут единицы?

Ну что тут непонятного? У меня в менторе тоже они все текстовые, но при этом есть ВЕЛИЧИНА, и есть ЕДИНИЦА ИЗМЕРЕНИЯ. Вы разницу ощущаете?
Можно создать отдельную колонку "единица измерения" и настроить систему так, чтобы содержимое поля "номинал" объединялось с ее содержимым при постановке на схему, например?

[Uree]

Ок, а мне некогда отвечать.

[vitan]

Ок, а мне некогда отвечать.

Извините.

Слово "тут" означает здесь, на форуме. Никакого пренебрежения к Вам я высказывать не собирался, если Вы вдруг чего подумали...
Времени, действительно, мало. Думаю, Вы и сами знаете. Поэтому я и пользуюсь форумом. Вроде бы это нормально...
Да и про единицы измерения три раза объяснять как-то странно...

Кстати, на эту тему еще вопрос: можно ли в концепте моделировать, как в оркаде? Там ведь тоже все значения текстом задаются, но там есть превращение текста в число.

[Uree]

Моделировать можно. Правда опять же - в Оркаде это делать удобней, поэтому со схемой в Концепте никогда не пробовал этого делать.
А с единицами Вы перебираете... Зачем делить число(величину) и единицы ее измерения? Почему не может быть как обычно сразу написано 10k, 10k0, 10kOhm... ? Эдак Вы доберетесь до самой основы компактного хранения данных - храним набор символов(в принципе достаточно порядка 70 штук, да?) и из них генерим нужные надписи просто объединяя их
vitan, Вы потрясающе умеете придумывать новые задачи там, где существуют простые и общеиспользуемые методы обойтись вообще без этих задач и их решений. Дело конечно ваше, но спорить с Вами по таким вопросам я не буду. Если Вы хотите извернуться и сделать из системы то, на что она не рассчитана - успехов, но я пробовать странные варианты и выяснять работают они или нет, и если нет, то почему - не буду. На конкретные вопросы отвечу, но исследования такие сами проводите.

[vitan]

Моделировать можно. Правда опять же - в Оркаде это делать удобней, поэтому со схемой в Концепте никогда не пробовал этого делать.

Сорри, как Вы можете так говорить, если в концепте не пробовали?
Хорошо, что можно. А не знаете, что именно можно? Т.е. какой там симулятор(ы)?

А с единицами Вы перебираете... Зачем делить число(величину) и единицы ее измерения? Почему не может быть как обычно сразу написано 10k, 10k0, 10kOhm... ?

Ну как это? Если мы начнем моделировать (ток через резистор, например), то нам же (симулятору) надо знать значение резистора? Как же он его узнает? Переведет текст value со схемы в число и посчитает. Кстати, здесь еще уместен маленький вопрос о способности концепта различать дольные и кратные величины (кило, милли и т.п.). И единица измерения тоже нужна, ведь, можно мерить время в секундах, а можно и в годах.

[Hoodwin]

Ну с единицами измерения вопрос упирается в то, как упорядочить компоненты по номиналу. Как, например, понять, что 0.1uF > 100pF? Я думаю, что vitan про это говорит. Сравнение строк этого не даст. А в перечне, где Vаlue отсортированы как строки, ориентироваться труднее, чем по величине. Если отделить величину от единиц измерения, то тогда величина может храниться в базе как число, и на нее будет распространяться семантика сравнения чисел, а не строк.

[vitan]

А в перечне, где Vаlue отсортированы как строки, ориентироваться труднее, чем по величине. Если отделить величину от единиц измерения, то тогда величина может храниться в базе как число, и на нее будет распространяться семантика сравнения чисел, а не строк.

Да, это тоже. Я просто не стал говорить про это, чтобы случайно не сболтнуть про базу, на которую у многих тут аллергия...

[Uree]

Да вот так и могу - если я вижу наличие меню с функциями для анализа:



то утверждаю, что симуляция имеется. Но как работает - не знаю, у меня лицензии нет, чтобы пробовать. А дома времени нет...

Насчет единиц опять же, пока те формы которые вписывал, работали. Как Вы впишите и будет ли оно работать - не знаю. Но парсер там, насколько я понял, достаточно умный, чтобы распознать значения записанные в распространенных форматах.

Ну с единицами измерения вопрос упирается в то, как упорядочить компоненты по номиналу. Как, например, понять, что 0.1uF > 100pF? Я думаю, что vitan про это говорит. Сравнение строк этого не даст. А в перечне, где Vаlue отсортированы как строки, ориентироваться труднее, чем по величине. Если отделить величину от единиц измерения, то тогда величина может храниться в базе как число, и на нее будет распространяться семантика сравнения чисел, а не строк.

Вот тут опять не понял. А зачем нужно определять кто из них больше? Кому это надо? Если схемотехник хочет поставить на схему 22нФ на 16В, то он будет фильтровать по этим параметрам. Возможно потом по разбросу, диэлектрику, корпусу и т.д. При чем здесь сортировка внутри базы/списка(не суть важно чего именно)?
На самом деле сортировки никакой нет. Как составлен список внутри PTF-файла, в таком порядке вы его и увидите в таблице выбора компонентов.

[vitan]

Да вот так и могу - если я вижу наличие меню с функциями для анализа:
то утверждаю, что симуляция имеется.

Это понятно. Только Вы еще утверждали, что в оркаде удобнее...

На самом деле сортировки никакой нет. Как составлен список внутри PTF-файла, в таком порядке вы его и увидите в таблице выбора компонентов.

Я правильно понимаю, что после подгрузки файла в окно редактора порядок следования записей изменить невозможно никак?

Теперь новый вопрос. Касаемо второй части названия (HDL). Что она означает?
Я могу описывать схему чисто на HDL? Могу отправить часть этого HDL в синтезатор, чтобы получить прошивку ПЛИС, например?

[Hoodwin]

Вот тут опять не понял. А зачем нужно определять кто из них больше? Кому это надо? Если схемотехник хочет поставить на схему 22нФ на 16В, то он будет фильтровать по этим параметрам. Возможно потом по разбросу, диэлектрику, корпусу и т.д. При чем здесь сортировка внутри базы/списка(не суть важно чего именно)?
На самом деле сортировки никакой нет. Как составлен список внутри PTF-файла, в таком порядке вы его и увидите в таблице выбора компонентов.

Попробую пояснить. Бывают такие части схемы, где номинал компонента не является жестко определенным с инженерной точки зрения. Например, pull-up резистор, какая-нибудь RC-цепочка с заданным t. В таких ситуациях у схемотехника имеется некоторый выбор в каком то диапазоне номиналов, и вопрос звучит так: "что можно выбрать в данном диапазоне из того, что а) есть на складе и б) имеет приемлемую стоимость?" Конечно, можно упереться к один номинал, и закупать его с нуля, потом он будет без дела ваяться. А можно подвинуть значение немного и прицепить его к какой-нибудь "ходовой" позиции.

[Uree]

Это понятно. Только Вы еще утверждали, что в оркаде удобнее...

Мне удобнее Потому что пробовал и знаю как это там делается. В Концепте не пробовал, а разбираться необходимости нет.

Я правильно понимаю, что после подгрузки файла в окно редактора порядок следования записей изменить невозможно никак?

О такой возможности не знаю. Скорее всего нет.

Теперь новый вопрос. Касаемо второй части названия (HDL). Что она означает?
Я могу описывать схему чисто на HDL? Могу отправить часть этого HDL в синтезатор, чтобы получить прошивку ПЛИС, например?

Точно не скажу. Скорей всего такая возможность есть, но как реализована - без понятия.

Попробую пояснить. Бывают такие части схемы, где номинал компонента не является жестко определенным с инженерной точки зрения. Например, pull-up резистор, какая-нибудь RC-цепочка с заданным t. В таких ситуациях у схемотехника имеется некоторый выбор в каком то диапазоне номиналов, и вопрос звучит так: "что можно выбрать в данном диапазоне из того, что а) есть на складе и б) имеет приемлемую стоимость?" Конечно, можно упереться к один номинал, и закупать его с нуля, потом он будет без дела ваяться. А можно подвинуть значение немного и прицепить его к какой-нибудь "ходовой" позиции.

Ну видимо придется выбирать из списка более-менее подходящие номиналы по очереди. По крайней мере задать диапазон у меня не получилось.
С другой стороны если фильтровать как Вы говорите по наличию на складе, плюс корпус, плюс разброс(например) - вариантов в списке и так уже немного останется. В общем согласен, одним условием поиска список подходящих вариантов не получишь, но не могу сказать, что это фатально повлияет на процесс создания схемы. Плюс полминуты на выбор такого компонента.



ЗЫ Кстати на скрине обведен список доступных номиналов, отсортированных. Правда только по первой цифре

[vitan]

ЗЫ Кстати на скрине обведен список доступных номиналов, отсортированных. Правда только по первой цифре

Ага, хоть что-то...
А где-нибудь виден сам результирующий запрос? Допустим, я задал тве-три маски, можно как-то увидеть и скопировать сами условия, которые я задал (сразу все)?

[Uree]

Заданное условие видно на приведенном скрине - красным подчеркнуто напряжение, по которому отфильтрованы компоненты. Будут заданы другие условия - будут видны вверху каждой колонки в окошке, вместо звездочки. Возможности скопировать не увидел. Хотя тут у меня опять возникает вопрос - а зачем? На каждый чих создавать условия и где-то их сохранять? Да быстрее находить как предусмотрено...

[vitan]

Хотя тут у меня опять возникает вопрос - а зачем? На каждый чих создавать условия и где-то их сохранять? Да быстрее находить как предусмотрено...

У меня на этот счет свои соображения... Если хотите, расскажу, но они касаются базы...
А вот иметь просто наборы типовых критериев поиска было бы удобно и вне зависимости от базы.

[Ant_m]

Сорри, как Вы можете так говорить, если в концепте не пробовали?
Хорошо, что можно. А не знаете, что именно можно? Т.е. какой там симулятор(ы)?


Ну как это? Если мы начнем моделировать (ток через резистор, например), то нам же (симулятору) надо знать значение резистора? Как же он его узнает? Переведет текст value со схемы в число и посчитает. Кстати, здесь еще уместен маленький вопрос о способности концепта различать дольные и кратные величины (кило, милли и т.п.). И единица измерения тоже нужна, ведь, можно мерить время в секундах, а можно и в годах.

Симулятор тот же самый что Orcad (PSpice). Для компонетов назначаются модели, из которых симулятор узнает значение номинала в том числе.
Подробно этим не занимался - моделирование аналоговых схем мне не нужно. Это отдельный большой пласт работы и куча документации...

[Uree]

У меня на этот счет свои соображения... Если хотите, расскажу, но они касаются базы...
А вот иметь просто наборы типовых критериев поиска было бы удобно и вне зависимости от базы.

А что такое "типовой критерий"? Что общего у резистора, транзистора и разъема например? Наличие на складе? Так это одно поле, установить там что-то дело менее чем одной секунды(если с мышкой быстро работаешь конечно). Насколько может ускорить такое "типовое условие" работу? На пол-процента по времени?

[vitan]

А что такое "типовой критерий"? Что общего у резистора, транзистора и разъема например? Наличие на складе?

Резисторы и транзисторы я, слава Богу, по разным библиотекам храню.
Речь о поиске по типовым (предварительно сохраненным) критериям внутри библиотеки.
Например, хочу вывести все резисторы 0603 1%.
Обычно для этого надо вводить две маски. Но если есть типовой запрос, то можно просто выбрать его и все найдется сразу. Не люблю мышкой возюкать просто...
И зры Вы смеетесь про пол-процента. Их за день набегает достаточно. В этом состоит одно из отличий качественного софта для профессионального использования от всяких хобби-программ.

[Hoodwin]

А как например найти все конденсаторы 0603 0.22 мкФ с напряжением от 12В и выше? предлагается помнить все типовые ряды напряжение для керамических конденсаторов и ручками вбивать 16V, 25V, 50V, 100V?
И тут тоже какой волшебный парсер есть?

[vitan]

А как например найти все конденсаторы 0603 0.22 мкФ с напряжением от 12В и выше? предлагается помнить все типовые ряды напряжение для керамических конденсаторов и ручками вбивать 16V, 25V, 50V, 100V?
И тут тоже какой волшебный парсер есть?

Ну право же! Использовать запрос типа "package=0603 value=0.22мкФ voltage>12В". И при желании сохранить его в качестве типового.

[Uree]

Ну и выводите резисторы 0603 и 1% - два клика в двух окошках строки и список отфильтрован. В чем проблема-то?
Куда удобнее например то, что Концепт хранит историю найденных компонентов и их не нужно искать повторно.
А пол-процента при каждой операции как ни складывай - пол-процента в итоге и получится, так что не надо. Куда больше времени уходит на обдумывание схемы, чем на поиск компонентов в библиотеке. Так что если скорость Вашей работы ограничивает отсутствие предустановленных фильтров выбора компонентов, то Вы не схемотехник, а машинка для скоростного набора схемы.
Да, насчет "качественного софта для профессионального использования" - я кстати кое-что делал в DxDesigner-e, поэтому имею возможность сравнить его и Концепт ХДЛ. Попробуйте и Вы, пару-тройку проектов, потом будем обсуждать что есть "качественно и профессионально".

[Hoodwin]

Так это при работе с базой, а без нее можно только на совпадение строк проверять. А при проверке строк я уже налетал, что 63V > 100V

[Uree]

А как например найти все конденсаторы 0603 0.22 мкФ с напряжением от 12В и выше? предлагается помнить все типовые ряды напряжение для керамических конденсаторов и ручками вбивать 16V, 25V, 50V, 100V?
И тут тоже какой волшебный парсер есть?

Да не надо ничего помнить...
Кликаем в окошко маски столбца Voltage:



Появляется список значений имеющихся в перечне. Выбираем нужный, он остается в окошке.
Кликаем в окошко с типами корпусов:



Выбираем нужный из доступного списка.

Все, компоненты отфильтрованы по двум критериям. Всех делов - меньше двух секунд. Сложно? Стоит автоматизировать? КУДА ЕЩЕ ПРОЩЕ???

ЗЫ vitan, Вы видимо хотите попробовать что-то в таком стиле для работы с Аллегро: http://www.cadence.com/rl/Resources/datash...h_datasheet.pdf
Насколько я понимаю это и есть некая надстройка, для БД-ориентированной работы с Концепт-ом.

[vitan]

Ну и выводите резисторы 0603 и 1% - два клика в двух окошках строки и список отфильтрован. В чем проблема-то?

Для Вас не проблема, а для меня важно. Я за день этих кликов знаете сколько делаю? Пальцами уже штангу поднимать можно!

Куда удобнее например то, что Концепт хранит историю найденных компонентов и их не нужно искать повторно.

Это хорошо. Но я не удивлен, это должно быть в порядке вещей.

Да, насчет "качественного софта для профессионального использования" - я кстати кое-что делал в DxDesigner-e, поэтому имею возможность сравнить его и Концепт ХДЛ. Попробуйте и Вы, пару-тройку проектов, потом будем обсуждать что есть "качественно и профессионально".

Я бы не хотел сравнивать их здесь. И тем более говорить, что там что-то не так.
Пробовать - это уже серьезный шаг. Не имея никакой налаженной инфраструктуры, библиотек и вообще понимания, стоит ли его рассматривать, я к такому не готов. Поэтому и затеян топик, собственно.
Жаль, что так мало участников. Просто Вы мне не на все вопросы ответили, к сожалению...

Еще такой вопрос: допускает ли концепт многопользовательскую работу над одной схемой? Как это выглядит?

ЗЫ vitan, Вы видимо хотите попробовать что-то в таком стиле для работы с Аллегро: http://www.cadence.com/rl/Resources/datash...h_datasheet.pdf
Насколько я понимаю это и есть некая надстройка, для БД-ориентированной работы с Концепт-ом.

Я пока с ним не разбирался подробно, но сложилось впечатление, что это некий аналог менторовского DMS, просто для хранения и упорядочивания библиотечных элементов типа падстеков и корпусов в базе. При этом я не успел понять, можно ли с его помощью, например, устанавливать на схему компоненты, делая поиск по базе.

[Ant_m]

Hoodwin
Все там есть, без всяких скриптов и строк и парсеров:

Можно хоть 100500 полей и значений задать, и больше и меньше и равно и отсортировать. Можно искать в библиотеках, всех или любой на выбор. можно искать в проекте. Можно искать в определенном символе.
Нафига столько возможностей не знаю. Сам этим никогда не пользовался.
Учите матчасть©.

[Uree]

Спасибо Ant_m. Просто я такими наворотами не пользуюсь, оно реально не надо. Быстрее всех этих условий/запросов и остальной фигни кликнуть в два-три окошка. Но я видимо неправильно работаю... да и не только я. Ладно, методы работы оставим на усмотрение каждого.
vitan, если Вы не будете пробовать, то сколько бы мы тут чего не написали, Вы будете представлять только как и что выглядит в вашем маршруте, с DxD + БД. Все краткие обсуждения при этом бессмысленны:
- Какого цвета у тебя машина?
- Вот ты видел цвет заката?
- Да.
- Вот такая же, только зеленая.

Примерно так.

А делать Вам подробные уроки/описания/скрины/видео - ну мы все тут не саппорт, правда? И курсы с тренингами неслабых денег стоят. А мы все работаем, и Вы, и я, и Ant_m и остальные. Поэтому конкретный вопрос - конкретный ответ. Если ответ длинный, то могу и проигнорить, извините.

Просто из всего Вами написанного видна одна направленность: у Вас есть собственное представление о процессе проектирования(и не только, как минимум по организации труда предприятия), Вас не интересуют возможности конкретного софта по организации работы в нем, как это задумывалось его создателями, а интересует лишь возможность "заточить" этот софт под ваш процесс.
Вряд ли кто-то Вам подробно в этом поможет, разве что офф. саппорт, при наличии у Вас соответствующих лицензий и оплаченном maintenance.
Другое решение - пробовать самому "допилить" и для себя же решить, получится и стоит ли использовать или нет.

[vitan]

Просто из всего Вами написанного видна одна направленность: у Вас есть собственное представление о процессе проектирования(и не только, как минимум по организации труда предприятия), Вас не интересуют возможности конкретного софта по организации работы в нем, как это задумывалось его создателями, а интересует лишь возможность "заточить" этот софт под ваш процесс.

В основном - да, но не совсем. Я способен воспринимать новое, поверьте, особенно, когда оно полезно.
Я успел поработать с несколькими маршрутами, и знаю, что лучше с выбором не торопиться. Поэтому и задаю вопросы. Странно, что некоторые обижаются, когда я говорю, что не хочу пробовать, а хочу только спросить. Ведь я никого не заставляю отвечать, и уж точно не расстроюсь, когда ответят.

Меня интересуют возможности конкретного софта по организации работы в нем. Я просто начал со своих вопросов (надо же с чего-то начинать).
Готов выслушать обо всех этих особенностях и полезных фишках в любой форме, пожалуйста, говорите, что кому в этому редакторе понравилось!

[Ant_m]

... говорите, что кому в этому редакторе понравилось!

Мое мнение такое - редактор очень старый. Многие вещи выполняются не интуитивно, т.е нужно знать как делать (а читать документы никто не любит ). Как пример: работа с выделением множества символов рамочкой - навыки вбитые нам windows интерфейсом, не срабатывают
Поиск компонентов и цепей - это что то из области проктологии... И еще много чего подобного.
Русские шрифты, и всякие ухищрения и подгонки под ГОСТ сделать или невозможно или очень трудоемко.

Мне, когда переходил с pcad, было очень непросто... Но выбора не было - "у нас используется Concept HDL"(с).
Возможно редакторы Orcad или DxD намного лучше, но с ними мне приходилось общаться очень фрагментарно и давно...
Но, не стоит думать что в этом редакторе только одни минусы. Самое главное - схему, в нем можно сделать. Причем очень сложную и "замороченную". Вообщем нужно пробовать (но перед этим запастись церукалом ).

[Uree]

В последней версии есть улучшения, делающие Концепт более "современным". В ней уже нет Expand-a(схема постоянно полностью вчитана), нет Occurence edit - на любом уровне иерархии видны конкретные атрибуты компонента, изменен кстати и поиск, теперь он более похож на обычный.
СМ теперь доступен начиная с самой базовой версии лицензии, но это я так понимаю мало кому интересно
Так же с базовой лицензии доступен Part Manager - для проектов открываемых после долгого "простоя" и обновленныхх библиотек весьма полезная штука.
По поводу языков - я так и не смог увидеть русские надписи в Концепте, никак. Может какой-нибудь спец. шрифт и решит этот вопрос, но стандартными средствами и шрифтами не получалось.

[vitan]

Да, небогато...
Видимо, придется отложить более детальное знакомство...
Разве что почитать хелп на тему HDL, это мне представляется чуть ли не самой важной фишкой (я давно хочу писать схемы, а не рисовать).

[Hoodwin]

Пишите сразу нетлисты, они у Allegro текстовые

[vitan]

Пишите сразу нетлисты, они у Allegro текстовые

Ну дык о них и речь! Жаль, что аллегро напрямую VHDL не понимает.

[Uree]

vitan, забыл сразу спросить - а с чего вдруг интерес к другому маршруту, если Вы используете DxD - Allegro и он Вас устраивает?

[vitan]

vitan, забыл сразу спросить - а с чего вдруг интерес к другому маршруту, если Вы используете DxD - Allegro и он Вас устраивает?

Начинает переставать устраивать. Я до сих пор в старом менторе (очень уже старом). Пока со скрипом держится.
Новый ментор хорош только для экспедишена, с нетлистом там все ббольше и больше проблем, они это направление совсем больше не развивают.

[vitan]

Появилось немного времени, продолжим.

Давно хочу подступиться к реализации мечты идиота - отказаться от схематика и писать нетлист на HDL.
Почитал немного справку. Пишут, что схема при нажатии на сейв или при упаковке автоматически транслируется в нетлист на верилоге, который дальше используется упаковщиком. Вопрос: при обратной аннотации упаковщик генерирует новый верилог? Или он вносит изменения в схему, и мне надо будет снова нажимать на сейв или паковать схему (в данном случае несуществующую)?

Я не хочу пока осваивать схемотехническую часть концепта, поэтому хочу попросить тех, у кого есть пара минут. Можно сделать простейшую схему с RC-цепочкой и выложить сюда сгенеренный верилог (ну или весь проект)? Чтобы оценить, так сказать, перспективу. Только проект должен быть упаковываемым, т.е. компоненты должны иметь весь набор атрибутов, необходимых для передачи в плату. Ну и на цепи можно пару констрейнов повесить (любых, в общем-то). Скажу большое спасибо, сэкономите мне кучу времени.

[Uree]

Нет у проекта с маршрутом схематик-РСВ никакого верилог-файла.

[vitan]

Нет у проекта с маршрутом схематик-РСВ никакого верилог-файла.

Погодите, а о чем тогда написано в хелпе? См. радел Netlisting for Packaging the Design.

[Ant_m]

У меня во всех в проектах есть, называется verilog.v. Лежит в папке sch_1.
Завтра сделаю "схему" из резистора и конденсатора, а сейчас бежать пора, рабочий день закончился и труба зовет.

[vitan]

У меня во всех в проектах есть, называется verilog.v. Лежит в папке sch_1.
Завтра сделаю "схему" из резистора и конденсатора, а сейчас бежать пора, рабочий день закончился и труба зовет.

Отлично! Вот спасибо, будем ждать.

[Uree]

В старых версиях кажется был такой файл. В 16.5 - нет...

Погодите, а о чем тогда написано в хелпе? См. радел Netlisting for Packaging the Design.

Есть ощущение, что написано о том, как это выглядело раньше.
Сейчас выглядит так:



Налицо разница в описании в хэлпе и в том, что видно в софте...

А это содержимое каталога со схемой:



Никаких верилог файлов там уже нет.

[vitan]

В старых версиях кажется был такой файл. В 16.5 - нет...

Удивительно. Я читаю хелп именно от 16.5. Может, у Вас его нет потому что Вы не делали упаковку? Ну, например, открываете архивные проекты, а в архив у Вас "лишние" файлы не попадают.

Этот файл должен быть. Как я понял, в названии именно по этой причине упоминается HDL. Т.е. для упаковщика исходной информацией является нетлист HDL, а не схема. Это очень помогло бы в моей задаче...

Кстати, интересующимся темой могу подсказать интересный ресурс. Как бы не пришлось использовать его вместо традиционного верилога или VHDL... У них генерится нормальный нетлист для PADS, но пока нету backannotate и работы с библиотеками. Обещают сделать, только непонятно когда... А так уже хоть сейчас можно "рисовать"...

[Uree]

Vitan, это тестовый проект созданный именно в 16.5, когда мы на него переходили. Специально для проверки всяких вопросов и отличий между версиями. Так что он нарисован, упакован, передан в РСВ с некоторыми констрейнами. Бессмысленный, но "честный" вариант проекта. В нем даже полный набор логов лежит, и файл verilog.log - пустой.

[vitan]

Vitan, это тестовый проект

Ммм... Вы хотели приложить файл, но забыли? Или Вы про скриншоты?

В нем даже полный набор логов лежит, и файл verilog.log - пустой.

Если это так, то тогда они в этой версии отказались от промежуточного верилога, либо я неправильно все понял. На буржуйских форумах, кстати, тоже писали, что верилог/вхдл генерится. Однако, чтобы отказаться от верилога, нужно сильно много переписывать кода, а на их месте я бы не стал делать таких резких движений, да еще и непонятно зачем...

Ant_m
А у Вас какая версия?

[Uree]

Я о скриншотах проекта говорил. Нечего там прикладывать.
В версии 16.3 на каждом уровне проекта(в каждом модуле) были верилог файлы. Но в версии 16.5 был переработан именно движок работы маршрута схема-плата и система хранения данных: убраны отдельные ветки для хранения свойств всего и вся в проекте и ветка с констрейнами определяемыми на уровне схемы и убран верилог уровень схемы, ни файла verilog.v, ни файла vlog004u.cir в каталоге со схемой(да и в других местах) больше нет. Зато на уровне схемы добавили файлы для хранения property/constraints.
Verilog по полной программе доступен в маршруте "Programmable IC" - там хоть схему вводи, хоть текстом пиши.

[vitan]

Но в версии 16.5 был переработан именно движок работы маршрута схема-плата

Мда. Тут встает Ваш любимый вопрос: зачем? Вы знаете, с какой целью? Я что-то понять не могу... Плюс тогда налицо проблемы с хелпом. Не верится, что такой большой кусок работы тупо забыли отразить в хелпе...

<...> убраны отдельные ветки <...> и ветка с констрейнами определяемыми на уровне схемы <...> Зато на уровне схемы добавили файлы для хранения property/constraints.

Я что-то не понял этой фразы. Так добавили или убрали? И на каком уровне? И что добавили\убрали?

Verilog по полной программе доступен в маршруте "Programmable IC" - там хоть схему вводи, хоть текстом пиши.

Еще бы. Однако, вопрос: я могу переключиться именно на этот режим и генерить нетлист верилог\вхдл для упаковщика PCB, а не для микросхемы, или упаковщик его не поймет?

[Ant_m]

Не верится, что такой большой кусок работы тупо забыли отразить в хелпе...

А мне верится что это легко может быть. Учитывая сколько всяких "забытостей" есть в хелпе версии 16.3, например в моделировании.
И даже допускаю что это сделано намерено, для зарабатывания денег на курсах "повышения квалификации", где эти "забытые" тонкости расказывают.

vitan, у меня версия 16,3. Ели еще интересно, вот схема:

Вот verilog.v:

Код

`timescale 1ns/1ns

module test_vrc ();
// generated by  HDL Direct 16.3-S028 (v16-3-85AW) 3/28/2011
// on Thu Sep 06 10:19:55 2012
// from design_lib/TEST_VRC/sch_1

  // global signal glbl.gnd_earth;
  // global signal glbl.vcc_5v;

  wire  unnamed_1_capacity_i2_b;

  wire  gnd_earth;
  wire  page1_gnd_earth;
  wire  vcc_5v;
  wire  page1_vcc_5v;

  assign gnd_earth = glbl.gnd_earth;
  assign page1_gnd_earth = gnd_earth;
  assign vcc_5v = glbl.vcc_5v;
  assign page1_vcc_5v = vcc_5v;

  assign vcc_5v  = glbl.vcc_5v;
  assign gnd_earth  = glbl.gnd_earth;
  assign gnd_earth  = glbl.gnd_earth;

// begin instances

  resistor page1_i1  (.a(glbl.vcc_5v),
    .b(unnamed_1_capacity_i2_b));

  capacity page1_i2  (.a(glbl.gnd_earth),
    .b(unnamed_1_capacity_i2_b));

  resistor page1_i3  (.a(unnamed_1_capacity_i2_b),
    .b(glbl.gnd_earth));

endmodule // test_vrc(sch_1)

Проект-  test_vrc_compress.zip ( 317.82 килобайт ) Кол-во скачиваний: 88


Но, ИМХО, делать/писать электрические схемы на верилог это плохая затея...

[Uree]

Насчет плохости затеи Vitan должен быть в курсе, ему об этом уже писали
Vitan, я не буду подробно расписывать изменения, где и какие произошли. Писать много, а толку чуть. Старой версии Вы не знаете, новой тоже. С точки зрения обычного пользователя изменения положительные, работать со схематиком стало проще, теперь все лежит в одном месте и убраны непонятные режимы работы со схемой(expand, property edit или как он там назывался...) а что конкретно они там внутри изменили можно и не копаться. Хотя копаться не обязательно, достаточно взять проект в предыдущей версии и открыть с обновлением в текущей. Потом сравнить исходный каталог с обновленным - и все сразу видно.
По теме: в схематике есть визард генерации иерархических символов. Вот ему на вход можно подсовывать как каталог с деревом иерархии, так и верилог файл. Правда потом этот символ все равно должен оказаться _на_схеме_, и уже с этой схемы будет генерится пэкейдж, передаваемый в РСВ. Но как вариант - может быть.

[vitan]

А мне верится что это легко может быть. Учитывая сколько всяких "забытостей" есть в хелпе версии 16.3, например в моделировании.
И даже допускаю что это сделано намерено, для зарабатывания денег на курсах "повышения квалификации", где эти "забытые" тонкости расказывают.

Спасибо!

Эти все проблемы меня уже очень сильно достают. Хоть свой САПР пиши.

А что скажете на мой первый вопрос?

Вопрос: при обратной аннотации упаковщик генерирует новый верилог? Или он вносит изменения в схему, и мне надо будет снова нажимать на сейв или паковать схему (в данном случае несуществующую)?
Но, ИМХО, делать/писать электрические схемы на верилог это плохая затея...

И еще вопрос по 16.5. Ладно, пускай концепт не генерит верилог. Но упаковщик-то понимает его (если вручную написать)?

Насчет плохости затеи Vitan должен быть в курсе, ему об этом уже писали

Че-то не припоминаю... Ткните-ка пальцем.

По теме: в схематике есть визард генерации иерархических символов. Вот ему на вход можно подсовывать как каталог с деревом иерархии, так и верилог файл. Правда потом этот символ все равно должен оказаться _на_схеме_, и уже с этой схемы будет генерится пэкейдж, передаваемый в РСВ. Но как вариант - может быть.

Это - да, но это не то, к сожалению.

[Ant_m]

А что скажете на мой первый вопрос?

Тут я пас, то что верилог формируется из схемы это понятно, а вот как этот файл используют другие интрументы... Нужно очень подробно понимать процесс упаковки/импорта/экспорта, а там ведь куча утилит и каждая делает свои файлики. А какие из них первичные какие вторичные и т.д черт ногу сломит.
Я вяло пытался в этом разобраться, для системы контроля версий - чтобы лишние, генерируемые, файлы не хранить, но потом забил.

[Uree]

И еще вопрос по 16.5. Ладно, пускай концепт не генерит верилог. Но упаковщик-то понимает его (если вручную написать)?

Скорее всего понимает, раз начинку иерархического символа можно представить в виде верилог файла. Но боюсь данные он первично берет только со схемы, так что без схемы с минимум одним символом в виде квадрата не обойтись.

Че-то не припоминаю... Ткните-ка пальцем.

Vitan, некогда искать, но с этой идеей Вы уже высказывались и комменты по этому поводу уже были. Достаточно давно, несколько месяцев, а то и с год тому назад, но было, не помню точно когда.

Меня вот другой момент интересует, о котором я тогда писал и сейчас вновь хочу поднять.
Понятное дело, что схема более удобочитаема, нежели просто текст. По крайней мере схема, в которой присутствует чуть больше элементов, чем только несколько цифровых чипов связанных между собой шинами/сигналами и питания к ним без стабилизаторов, развязок/фильтров и прочего. Схему всегда можно открыть(в том числе в бумажном виде), посмотреть и быстро понять, что там и как. Со текстом на несколько десятков страниц так не выйдет, через 3-6 месяцев даже свои собственные исходники выглядят не очень ясно, что уж о чужих говорить.
Дальше Вы Vitan мощно боретесь за удобство в читаемости схем/плат, с разделением на зоны, их описанием, указанием этих зон в перечне и т.п, чтобы легко находить требуемые компоненты и т.д.
И тут я перестаю Вас понимать - с одной стороны боретесь за читаемость всего и вся, с другой стороны хотите сделать исходники РСВ нечитаемыми в принципе. Где логика?

[vitan]

Скорее всего понимает, раз начинку иерархического символа можно представить в виде верилог файла. Но боюсь данные он первично берет только со схемы, так что без схемы с минимум одним символом в виде квадрата не обойтись.

Этот вариант меня устраивает. Вот бы он еще и работал бы... Будем проверять.

Vitan, некогда искать, но с этой идеей Вы уже высказывались и комменты по этому поводу уже были. Достаточно давно, несколько месяцев, а то и с год тому назад, но было, не помню точно когда.

А... Это я помню. Вы тогда сказали "ну-ну" и дальше тема не развилась. Вы еще, правда, усомнились в возможности описания цепей питания, на что я Вам ответил, что эти цепи ничем от других не отличаются. Дальше разговор не пошел.

Меня вот другой момент интересует, о котором я тогда писал и сейчас вновь хочу поднять.
Понятное дело, что схема более удобочитаема, нежели просто текст. По крайней мере схема, в которой присутствует чуть больше элементов, чем только несколько цифровых чипов связанных между собой шинами/сигналами и питания к ним без стабилизаторов, развязок/фильтров и прочего. Схему всегда можно открыть(в том числе в бумажном виде), посмотреть и быстро понять, что там и как. Со текстом на несколько десятков страниц так не выйдет, через 3-6 месяцев даже свои собственные исходники выглядят не очень ясно, что уж о чужих говорить.

Хотите обсудить удобство? Это же вещь субъективная. Меня при этом не волнует даже то, что большинство народу вокруг меня мне постоянно говорит, что это не удобно. Раз удобно мне, я буду так делать, ибо я разрабатываю сей девайс. И не надо мне рассказывать, что схемой пользуется помимо меня еще куча народу. Я не первый год их рисую, и знаю, что схема просто не нужна никому. Даже мне самому.

Дальше Вы Vitan мощно боретесь за удобство в читаемости схем/плат, с разделением на зоны, их описанием, указанием этих зон в перечне и т.п, чтобы легко находить требуемые компоненты и т.д.
И тут я перестаю Вас понимать - с одной стороны боретесь за читаемость всего и вся, с другой стороны хотите сделать исходники РСВ нечитаемыми в принципе. Где логика?

Никаких противоречий. В рамках схематики возможность легко находить компоненты обеспечивается зонами. В тексте будет множество своих возможностей (комментарии, метки и т.д.). Это не вопрос логики моих действий, это вопрос использования той или иной технологии создания платы. И глубины ее использования.

[Uree]

Комментарии, метки... которые нужны, чтобы прокомменитровать то, что видно в схеме? Смысла не вижу, но если Вы делаете что-то исключительно для себя, то почему бы и нет. В принципе можно вообще только РСВ рисовать, без предварительной работы в схеме/тексте/чем-то еще... Вопрос удобства, как Вы уже сказали.

Upd В принципе можно и схему описать сразу нэтлистом(верилог в какой-то мере им и будет являться) и плату нарисовать на бумажке или в каком-нибудь пайнте, при схеме сделанной в САПРе. Вопрос зачем тогда нужны вообще САПР со своим маршрутом проектирования и что делать дальше с таким "проектом"

[vitan]

Вопрос зачем тогда нужны вообще САПР со своим маршрутом проектирования и что делать дальше с таким "проектом"

Между прочим, правильный вопрос (если забыть о "бумажке"). Уже не первый раз этот вопрос встает. Вопрос о будущем схематика. Не буду говорить об аналогиях в мире FPGA\ASIC и моделирования, там, как известно, нынче схема - чуть ли не дурной тон.
Лично я думаю, что платы до сих пор рисуют в схематике только потому, что уровень сложности большинства проектов позволяет рисовать их именно так, т.е. не задействовать HDL. Даже самые сложные платы состоят пока только лишь из сотен компонентов, максимум - тысяч. И ничто не предвещает изменений, ибо степень интеграции компонентов повышается, а это ведет к уменьшению их количества на плате.
Но, как только их становится много (а у каждого порог свой, меня уже, к примеру, напрягаяет любое количество больше 1 ), либо когда нужна развитая иерархия и реюз, то тут HDL вне конкуренции. Я сам рисую достаточно некислые иерархические схемы с кучей каналов и т.п., но все равно чувствуется, что это не то. А вот HDL - это то. Это просто мои ощущения, подкрепленные опытом разработки для ПЛИС, кстати.

А про то, "что дальше делать" у меня встречный вопрос. А что Вы хотели бы такого сделать? И что Вы обычно такого делаете, что Вам так сильно нужна схема? За много лет мне внятного ответа никто не дал. Можете попробовать, но у меня найдется ответ на любой Ваш аргумент, по крайней мере до сих пор в аналогичных спорах с другими людьми на эту тему находилось. Готовы?

[Uree]

Я передаю схему в производство и техподдержу, высылаю их для ревью частей схемы в сторонние фирмы(обычно к производителям чипов) и т.п. Т.е. они не остаются у меня на компе в архиве, а расходятся в разные стороны мира разным людям. Если Вы думаете, что они обрадуются небольшому томику с распечаткой "схемы" в виде текста - Вы сильно ошибаетесь... Я уж не говорю о передаче полного пакета документации стороннему заказчику или попытке провести такую документацию по системе ISO900x или российскому ГОСТу - тут вообще весело будет.
Хотя, опять же, если делать самому и для себя - можно все, что угодно. Правда вопрос "зачем" встает еще выше.

[vitan]

Я передаю схему в производство и техподдержу, высылаю их для ревью частей схемы в сторонние фирмы(обычно к производителям чипов) и т.п. Т.е. они не остаются у меня на компе в архиве, а расходятся в разные стороны мира разным людям. Если Вы думаете, что они обрадуются небольшому томику с распечаткой "схемы" в виде текста - Вы сильно ошибаетесь... Я уж не говорю о передаче полного пакета документации стороннему заказчику или попытке провести такую документацию по системе ISO900x или российскому ГОСТу - тут вообще весело будет.
Хотя, опять же, если делать самому и для себя - можно все, что угодно. Правда вопрос "зачем" встает еще выше.

Ну что ж, пройдемся.
В производство. Можно поинтересоваться, зачем (С) она там?
В техподдержку. Вопрос тот же. Что они там с ней делают? Разбираются, как устройство работает? Хотите сказать, что без схемы это невозможно?
В сторонние фирмы. Опять же, какая цель? Если просто соответствовать привычным стандартам, то все понятно. Но что там в этих схемах они хотят увидеть? Если их об этом спросить, то они снова не смогут четко ответить.
Все упрется в привычку и личные предпочтения. А они среди тех, кто делает платы не меняются, выше уже написал почему. Но меня привычки большинства моих соседей никогда не останавливали.
Зачем? Чтобы быстрее и качественнее создавать платы и устройства, вот и все. Поверьте, в больших проектах это имеет смысл. Вы сами пробовали когда-нибудь? С ПЛИС дело имели?

[Uree]

Vitan, ну Вы в самом деле, как никогда и никуда кроме небольшой мастерской не заглядывали...

Производство, в лице ODM-a, схемы подстраивает и оптимизирует для более выгодной продукции устройства. Есть ключевые места/компоненты, есть рядовые. Первые трогать нельзя, вторые можно. Мысль ясна? Они схемы ЧИТАЮТ и редактируют с целью оптимизации.

Техподдержка и сервис-центры тоже схемы читать умеют и пользуются этим при ремонтах и сборе статистики поломок/отказов, предполагая свои причины проблем и передавая нам о них инфу. Считаете для ремонта схема устройства не нужна?

Сторонние фирмы проверяют дизайн на предмет его "хорошести", с точки зрения людей, которые проектируют чипы, в нем используемые. Вот Вы лично насколько глубоко знаете как устроен какой-нибудь DC-DC преобразователь на 5-10А с частотой работы в районе 1.5МГц фирмы MPS и каковы особенности его работы и тонкости дизайна, особенно когда таких преобразователей 7 штук на плате довольно плотно стоит? Вы эксперт в силовой импульсной электронике? У нас есть пара экспертов, но финальный вариант дизайна еще и просматривается и анализируется разработчиками чипа фирмы-производителя. Можно конечно отменить этап ревью, но чревато лишними итерациями и потерями времени. Что Вы там говорили насчет сокращения сроков проектирования? Рисование схемы - это еще не вся работа, в проекте.

Так что не в привычках дело. Есть объективная реальность, возможно Вы ее не видите, или не хотите видеть, но она есть. И в этой реальности наиболее понятное и удобное представление схемотехники устройства - виде схемы, иерархической, плоской, модульной или еще какой, это уже не важно. Важно то, что представление графическое, а не текстовое или иное.

ЗЫ Да, ПЛИС я не проектировал, только проектирвал дизайны с ними. Правда не больше 3 ПЛИС при общем кол-ве компонентов до 5+ тысяч. Но дизайны на 12-ти ПЛИС видел, Вы не поверите - схемы нарисованы.

[vitan]

Производство, в лице ODM-a, схемы подстраивает и оптимизирует для более выгодной продукции устройства. Есть ключевые места/компоненты, есть рядовые. Первые трогать нельзя, вторые можно. Мысль ясна? Они схемы ЧИТАЮТ и редактируют с целью оптимизации.

Оптимизируют. Это типа, меняют резисторы 5% на 1%, если проще достать последние, да? Или у обнаружили, что на севере девайсу нужны одни параметры, а на юге - другие, и меняют номиналы в зависимости от условий? Вы сами говорите, что они их ЧИТАЮТ. Отличное слово. Только читают обычно текст, а на схемы СМОТРЯТ и ВОСПРИНИМАЮТ. Опять все скатывается к привычке.
Допустим, какие-то компоненты трогать нельзя, а какие-то можно. Никаких проблем отразить это в тексте, верно?
Схема и HDL эквивалентны, просто это разные представления одного и того же. Выбор определяется только привычкой. Ну и текущими возможностями САПР.

Техподдержка и сервис-центры тоже схемы читать умеют и пользуются этим при ремонтах и сборе статистики поломок/отказов, предполагая свои причины проблем и передавая нам о них инфу. Считаете для ремонта схема устройства не нужна?

Да, не нужна. При ремонте нужен т.н. сервис-мануал, а не схема. Там обычно пишут типовые неисправности и способы устранения. Все, никаких схем! Зачем (с) ему видеть схему? Чтобы понять, куда проводочек идет? Вместо этого делается поиск в тексте, и то - только если сильно надо и типовые рекомендации не помогают. Думаете, ремонтникам заняться больше нечем, как изучать все принципы функционирования изделия? Им чинить надо, они этим деньги зарабатывают. И как можно быстрее. Т.е. опять вопрос привычки.

Сторонние фирмы проверяют дизайн на предмет его "хорошести", с точки зрения людей, которые проектируют чипы, в нем используемые.

Опять же, что будет, если Вы им скажете, что отныне Вы им присылаете не схему, а нетлист? Чем они смогут аргументировать отказ? Только тем, что у них все специалисты привыкли работать с графикой, и для них так лучше. Других аргументов быть не может, ибо, опять же, схема и нетлист эквивалентны.

Рисование схемы - это еще не вся работа, в проекте.

Согласен, в этом основная проблема. В том, что пока это никому окромя нескольких сумасшедших не надо. В том, что ради этих мифических остальных этапов проекта затормаживается один из самых главных - собственно создание схемы\нетлиста. Т.к. за этот этап отвечаю я, то я и выбираю себе средства.

Так что не в привычках дело. Есть объективная реальность, возможно Вы ее не видите, или не хотите видеть, но она есть. И в этой реальности наиболее понятное и удобное представление схемотехники устройства - виде схемы, иерархической, плоской, модульной или еще какой, это уже не важно. Важно то, что представление графическое, а не текстовое или иное.

Нет уж. Неважно, что схема иерархическая? Неужели? А то, что иерархию надо разворачивать при распечатывании для прочтения вне САПР, это как, нормально? Получается офигенных размеров схема с бешеным количеством листов, на которых Ваш ремонтник\проверяющий\еще-кто-то-там будет искать свой несчастный R123 и идущий от него через все уровни иерархии проводочек? Какой смысл видеть это в графике, когда можно спокойно найти все текстовым поиском без всякого разворачивания иерархии?

Реальность в том, что большинство привыкло к схемам. Просто им обучают чуть ли не с детства, и они подходят большинству для создания плат.
В конце-концов, для удовлетворения большинства можно использовать генератор схемы. Не знаю, делает ли это концептовский упаковщик, но менторовский, например, спокойно выставляет на схему недостающие на ней УГО с подключенными цепями при бек-аннотейте. Кто скажет, что это не схема?
Есть и куча других визуализаторов, я не против их применения, я просто не хочу больше тратить время на исходное рисование.

ЗЫ Да, ПЛИС я не проектировал, только проектирвал дизайны с ними. Правда не больше 3 ПЛИС при общем кол-ве компонентов до 5+ тысяч. Но дизайны на 12-ти ПЛИС видел, Вы не поверите - схемы нарисованы.

Да верю я, средств-то других нету. Вы тоже посмотрите, сколько в каждой плисине макроячеек и сравните их с количеством компонентов на плате. И внутри каждой плисины будет HDL. Неспроста...

[Uree]

Очень тяжело общаться с человеком, который уже сказал, что для себя он все решил и можете хоть кол на голове темяшить, но в рассчет ничего не принимается...

Меня с института учили "читать" схемы, Вас видимо "воспринимать".

С чего Вы взяли, что понять принцип работы схемы удобнее из текста, а не из графического представления? Весь мир(кроме нескольких сумасшедших(С)) считает по другому...

Сервис-мануалы - это хорошо, только это доп. время/люди/деньги, на их создание. А сейчас деньги считать хорошо умеют.Так что схемы-платы-ВОМы и вперед...

Vitan, Вам вместо зарплаты, дадут бумажки с нарисованными цифрами. Чем Вы аргументируете требование все-таки выдать ее общепринятыми купюрами?

Этап по созданию схемы далеко не самый важный, как это ни прискорбно. Творческий - да, нужен - само собой, но не такой уж важный.

А вот тут уж, простите, взаимоисключающие параграфы(С). Т.е. распечатывать схему на пару-тройку десятков листов - проблема. А искать текстовым поиском в распечатанном тексте вообще не проблема? А если не распечатывать схему, то в графике поиск точно так же работает, как и в тексте.
Кстати об иерархии - я так понимаю, Вы хотите вс.ю схему описывать в одном файле? Никакого деления, никаких инклудов, дефайнов, переходов и вызовов? Т.е. те же несколько десятков страниц(как и в схеме) описалова резистор-кондер-диод-м/с и цепь NET001/002 и т.д.? И в чем глубокая ценность такого текста?

[vitan]

Очень тяжело общаться с человеком, который уже сказал, что для себя он все решил и можете хоть кол на голове темяшить, но в рассчет ничего не принимается...

Обижаете... Я Вам на каждый пункт отвечаю, а не толдычу одно и то же, ничего не слушая. Где я Вас не выслушал и не принял в расчет?

Меня с института учили "читать" схемы, Вас видимо "воспринимать".

Хорошо, что Вы кавычки все-таки поставили. Т.е. у Вас еще свое восприятие не убито окончательно. Вы же отлично поняли, что я имел ввиду, не цепляйтесь.

С чего Вы взяли, что понять принцип работы схемы удобнее из текста, а не из графического представления? Весь мир(кроме нескольких сумасшедших(С)) считает по другому...

Сервис-мануалы - это хорошо, только это доп. время/люди/деньги, на их создание. А сейчас деньги считать хорошо умеют.Так что схемы-платы-ВОМы и вперед...

Где я говорил, что удобнее понимать по тексту? Я говорил только, что мне удобнее создавать в тексте. При этом я отлично понимаю, что большинству удобнее в графике. Только меня мнение большинства слабо волнует. Я хочу выполнять свою работу, а не работать на соседей и на следующие этапы. Я понимаю, что я одно из звеньев в цепочке, но не считаю своей обязанностью управлять этой цепочкой и связывать ее. При этом я по доброте своей все-таки предлагаю решение для соседей в виде генератора-визуализатора. Что не так в моей позиции?

Vitan, Вам вместо зарплаты, дадут бумажки с нарисованными цифрами. Чем Вы аргументируете требование все-таки выдать ее общепринятыми купюрами?

Я бы взял, да только зачем они мне? Понимаете, взял бы, если бы видел толк в этом. Посмотрите на это с другой стороны. Вы же знаете, например, что вся торговля между странами ведется в долларах (ну и еще там пару валют есть). При этом у каждой страны своя валюта. И что ж это она у каждого своя?
Инструменты должны соотвествовать назначению. Если инструмент плохой для решения задачи, то надо его сменить. Да, возникнут трудности с общением, ну и что? Они и так возникают со схемами, даже ГОСТы понапридумывали, чтобы на один манер УГОшники рисовать, но почему-то не помогает.

А вот тут уж, простите, взаимоисключающие параграфы(С). Т.е. распечатывать схему на пару-тройку десятков листов - проблема. А искать текстовым поиском в распечатанном тексте вообще не проблема?

Именно так. Вариантов два: распечатывание на бумаге и работа с компьютерным исходником.
При бумажном поиске, надеюсь, Вы согласитесь, что трудоемкость поиска фактически одинакова.
При работе на компе поиск компонентов по схеме и в тексте будет длиться одинаково, ибо и там и там они встречаются в одинаковом количестве. А вот с цепями проблема в графике. Чтобы найти, куда идет цепь на схеме, нужно глазами проследить весь ее путь, который может быть весьма разветвленным, учитывая еще и иерархию. А вот поиск в тексте занимает 3 секунды. Я, например, пользуюсь менеджером FAR, но это не суть. Нажимаю alt+F7 в каталоге с исходниками, пишу искомое название и оно выводит список всех файлов. Далее внутри файла поиск по пробелу с циклическим перебором. Файловый менеджер может быть любым, это понятно, думаю.

И в чем глубокая ценность такого текста?

1. В скорости создания. Мышкой двигать зело долго.
2. В независимости от САПР. Если это будет не экзотика типа той, что я привел выше, а какой-нибудь стандартный верилог или вхдл.
3. В наличии кучи всевозможных вспомогательных средств начиная от контроля версий и форматирования под корпоративные стандарты и кончая системами моделирования.
4. В конечном счете, в унификации процесса разработки железа и софта. Больше однотипной документации (исходники) - проще автоматизировать процесс повышения качества.
Не достаточно?

[Uree]

Обижаете... Я Вам на каждый пункт отвечаю, а не толдычу одно и то же, ничего не слушая. Где я Вас не выслушал и не принял в расчет?

Да слушаете... Только для себя уже все решили, поэтому любые обсуждения теряют смысл. Причем решили исходя исключительно из своего опыта, который все-таки не охватывает детали проектирования электроники в мировых масштабах, когда над проектом/схемой работает куча народу еще и в разных странах. Вы просто с этим не сталкивались, поэтому дальше и утверждаете, что

...меня мнение большинства слабо волнует. Я хочу выполнять свою работу, а не работать на соседей и на следующие этапы. Я понимаю, что я одно из звеньев в цепочке, но не считаю своей обязанностью управлять этой цепочкой и связывать ее.

А зачем соседям участник общей игры, который не принимает ее правила? Я уже в который раз напишу - самому для себя можно делать как угодно. Хотите менять правила - надо управлять процессом. А пока Вы работаете "на людей" - принимайте общие правила.

[vitan]

А зачем соседям участник общей игры, который не принимает ее правила? Я уже в который раз напишу - самому для себя можно делать как угодно. Хотите менять правила - надо управлять процессом. А пока Вы работаете "на людей" - принимайте общие правила.

А затем, что других кандидатов нету. Кроме меня просто такую схему никто не нарисует в обозримом радиусе. Вот я и пользуюсь, и совесть меня нифига не мучит.
Я делаю продукт, а не разглагольствую. Т.е. результаты - мои. Да, я могу быть опасен для работодателя. Но я добрый. Гы.

[Uree]

Понятно. Видимо на этом вопрос можно закрыть. У Вас ситуация как у сферического коня в вакууме - ни с кем никакого контакта и сам себе режиссер. Тогда давайте вернемся к этому вопросу тогда, когда Вы реально станете одним звеном в длинной цепочке разного рода исполнителей. Причем звеном, вполне заменяемым...

[vitan]

Понятно. Видимо на этом вопрос можно закрыть. У Вас ситуация как у сферического коня в вакууме - ни с кем никакого контакта и сам себе режиссер. Тогда давайте вернемся к этому вопросу тогда, когда Вы реально станете одним звеном в длинной цепочке разного рода исполнителей. Причем звеном, вполне заменяемым...

Да я и сейчас не против обсудить этот вопрос. Только зачем (с) мне становиться заменяемым? Только для этого?

Ладно, оставим флуд, скажите лучше, упаковщик может генерить "схему" как это делает ментор (как я выше описывал)?

И еще, кто-нибудь знает, как запускать упаковщик из командной строки? Какие там должны быть ключи и что они означают? В хелпе пока нашел очень мало на эту тему (плохо смотрел?). Плюс, в проекте который выложил Ant_m я нашел файлик, в котором упаковщик запускается с ключами, которых вообще нету в хелпе...

В этом проекте довольно много файлов помимо верилога, которые можно спокойно интерпретировать как нетлист. Зачем (вот ведь зацепились ) там их столько? Может, там уже половина не нужна для 16.5?...

Uree, Вы не могли бы выложить подобный проект в 16.5 (ну или тот, что на скриншотах), чтобы мне понять, какие там файлы за что отвечают, и что ожидает меня в 16.5?

[Ant_m]

В этом проекте довольно много файлов помимо верилога, которые можно спокойно интерпретировать как нетлист. Зачем (вот ведь зацепились ) там их столько? Может, там уже половина не нужна для 16.5?...

Чтобы ответить на этот вопрос нужно знать архитектуру САПРа "изнутри". А в хелпе нарисован только внешний каркас...
Проблема в том что там нет одного_большого_файла_в_котором_есть_все. Есть куча маленьких, которые каким то образом, с помощью утилит-интрументов между собой взаимодействуют. Без знаний этих связей вся эта работа мартышкин труд, перспективнее свой САПР сделать.
Помнится у меня было желание переименовать цепи в схеме, естественно не руками. Написал скриптик на sed - "найти это и заменить на это". Прогнал все файлы через скрипт - а вот фиг! Схема оказалась в итоге не рабочей. И пришлось руками это все делать

[vitan]

Чтобы ответить на этот вопрос нужно знать архитектуру САПРа "изнутри". А в хелпе нарисован только внешний каркас...

Можно и попроще, меня пока интересуют только отличия между версиями, и то только с точки зрения возможного перехода на описываемую мной технологию. Поэтому достаточно пока просто иметь проект в новой версии...

Проблема в том что там нет одного_большого_файла_в_котором_есть_все. Есть куча маленьких, которые каким то образом, с помощью утилит-интрументов между собой взаимодействуют. Без знаний этих связей вся эта работа мартышкин труд, перспективнее свой САПР сделать.

О, да... С этого я и начал, собственно...

Помнится у меня было желание переименовать цепи в схеме, естественно не руками. Написал скриптик на sed - "найти это и заменить на это". Прогнал все файлы через скрипт - а вот фиг! Схема оказалась в итоге не рабочей. И пришлось руками это все делать

Я верю, вот только непонятно, нафига им было такое чудить. Точнее, даже не это, а почему они такие серьезные изменения нигде не отразили. Вот ментор, когда сделал свой новый схематик версии 2007 все четко расписал, что, мол, теперь новая архитектура, она позволит то-то и то-то. Вопрос второй, что не всем это понравилось (и мне в т.ч.), но ведь написали же. А тут...

Кстати, Ant_m, Ваша попытка переименовать все в тексте - имхо зачатки перехода на HDL. Велкам!

[Uree]

Ant_m, а почему не воспользовались штатным средством? Есть же инструмент Global Property Change, меняет все и вся, повзоялет задать где менять, а где нет, поддерживает маски в наименованиях... бери да пользуйся. А в файлах не получится по одной просто причине - их не так много и большая часть из них текстовая, но есть и бинарники, причем для каждой страницы схемы. А в них просто замену текста уже не сделаешь.

[vitan]

В общем, вот что.

Файлы верилога в 16.5 действительно больше не генерятся. Вместо них генерятся некие XML. Они это чем-то невнятно мотивируют в хелпе, но до конца я не понял, зачем это им надо было.
Упаковщик использует на входе не верилог, как раньше, а этот XML.

Однако, мечта идиота может сбыться.
Оказывается, есть замечательный софт под названием SCM. И он-то способен (как и менторовский конкурент, кстати) на создание описания схемы в табличном виде. При этом отдельные блоки он может импортировать на верилоге. Итого для полного счастья мне надо описать на верилоге каждый блок и импортировать его в SCM.

Поддерживается прямой и обратный переход в\из PCB, своп пинов и констрейны.
Отдельно генерится схема, причем возможности настройки (на первый взгляд) превосходят менторовские.

Кроме того, возможности импорта-экспорта библиотеки УГО и партов присутствуют (ввели меня в заблуждение вначале), причем весьма неплохие.

Я очень рад. Кто-нибудь использует эту штуку в работе?

[Ant_m]

Ant_m, а почему не воспользовались штатным средством? ...

Потому что штатное средство слишком ограниченно.
Нужно было сделать что-то вроде: NETABC1, NETABC2, NETABC3 и т.д заменить на NET_ABC1, NET_ABC2... И таких цепей под сотню.
Вообщем то, что на regexp пишется в 5 символов, а в HDL Editor выливается в десятки тыканий мышкой по менюшке Global replace.
Меня вообще дико удивляет почему в cadence нет поддержки regexp? Ведь вроде в unix/linux это почти что базовая возможность!
p/s Методику, как можно применять regexp для цепей я все таки нашел, и писал об этом в своем каком то древнем посте...

Оказывается, есть замечательный софт под названием SCM.

А сцылку можно? А то гугл банит всякими Supply chain management.

[vitan]

А сцылку можно? А то гугл банит всякими Supply chain management.

Зачем гугл? Ищите в хелпе.

[Uree]

Потому что штатное средство слишком ограниченно.

Да ну? Оно ограничено только тем, что само не вбивает за Вас название.
Я же писал, - поддерживает маски и шаблоны. Любые варианты "NETABC1, NETABC2, NETABC3 и т.д заменить на NET_ABC1, NET_ABC2" реализуются в один заход.

[Ant_m]

Наверное я привел неудачный пример.
Но вот, допустим, имеется 16 каналов. В каждом канале 4 сигнала: CH1_TX+; CH1_TX-;CH1_RX+; CH1_RX-; соответсвенно в последнем канале CH16_TX+ и т.д.
А нужно сделать замену символов CH на слово CHANNEL во всех сигналах и по всем каналам. Как сделать такую замену?
На regexp, для notepad++, это поиск по "(CH)([1-9].*)" и замена на "/1ANNEL/2".

[Uree]

Ок, понял, я тоже нотпадом пользовался:



Выбираем редактирование имен во внешнем редакторе:



Результат:



На все про все - пол минуты.

[Ant_m]

Вот и я также делаю. Сейчас, когда уже знаю, а тогда пришлось руками это править...
p/s. схему можно полностью хранить в текстовых файлах, нужно только опцию генерации csb отключить. Не знаю, помогло ли бы это тогда - при замене с помощью sed или нет, а сейчас уже лениво эксперименты ставить.

[Uree]

Я когда-то экспериментировал с сохранением только в ASCII. Не помню точно какие, но точно помню, что были проблемы. То ли паковать не хотело при отсутствии бинарников, то ли еще что-то... В общем опция выключения записи тех файлов есть, но зачем и кому она нужна - не знаю. У меня только при наличии всех 4-х файлов все корректно работает.

[vitan]

Вопрос по Variant Editor.
Я могу оперировать в нем не отдельными компонентами, а блоками из иерархии проекта? Например, хочу не устанавливать в одном из вариантов какой-то блок (и все его подблоки тоже).
Можно ли также заменить блок на другой?

[vitan]

Еще вопрос по part manager.
Почему-то при открытии схемы, у которой view называется не sch_1, а например, docsch_1 (такое название генерит SCM), part manager не видит компонентов.
Если переименовать view в sch_1, то все работает.
Можно ли где-то настроить, из какого view он читает компоненты, чтобы не переименовывать вручную и не влезать нештатным образом в проект?

[vitan]

При импорте из EDIF значения номеров выводов на компонентах и другие атрибуты съезжают относительно их оригинального положения, причем сильно далеко в угол листа. Есть ли какая-нибудь команда, которая возвращает их обратно, как например команда Reposition symbol attributes в менторовском DxD?

[Ant_m]

Видимо это команда section дважды (или sec в консоли). Но есть одна подлость - команда работает с единичными сиволами. Т.е выделить всё и сделать section не получится. (Вообще эта команда делается автоматом при экспорте из схемы в плату, и обычно не нужна).
Можно еще попробовать replace symbol, она точно вернет атрибуты к состоянию библиотечного символа. Но, несмотря на то что ее можно применить ко всему выделеннуму, тут тоже будет нужен "индивидуальный" подход и куча времени...

p/s section назначает соответствие между физ. выводами и выводами символа. На другие атрибуты она не влияет...

[zz2000]

Ну дык о них и речь! Жаль, что аллегро напрямую VHDL не понимает.

Понимает и еще как ... По крайней мере при создании компонента, схемотехнического, создается каталог с его Вериложным или вехадеэльным определением
Там есть маршрут для FPGA - дизайна ...

[vitan]

Подскажите, есть ли тут некое окошко, в котором можно увидеть все компоненты с их рефдесами и другими свойствами? Чтобы клацнуть на компонент, и схема на нем открылась...
Part manager как-то не подходит. Кстати, зачем он нужен, что в нем можно делать?
UPD. Похоже, им таки можно пользоваться, проглядел менюшку.

А тогда такой вопрос. Что делать, если variant editor пишет при открытии, что failed to create the design view of <имя_проекта> ?
Ищу какой-нибудь лог, чтобы понять, что за ошибка, и не нахожу...

[vitan]

Мда. Предыдущий вопрос решился полной переупаковкой. В чем дело было, так и не удалось понять.

Теперь новая напасть. Пытаюсь в редакторе вариантов добавить альтернативные компоненты командой change value. Работает, но не для всех компонентов. Как назло не работает на резисторах и конденсаторах, хотя с резисторными сборками все нормально. Возникающее окошко с выбором альтернативных компонентов пустое, в строке статуса надпись:
Part RES-CHIP_0603 not found in PPT files. Уж чего только не делал, не могу понять, по какому критерию он их ищет, и почему не отображает в окошке...
0603 у меня - это PACK_TYPE. Есть другие компоненты с таким же по сути набором свойств, и PACK_TYPE тоже есть, и эти компоненты работают.
Что это может быть, никто не знает?