Пути к HDL файлам в *.pao (EDK Xilinx), Использование Pcores ..ISE\coregen в своем Pcore в Xilinx PS Опции

[fox12]

Суть проблемы.
Нужно в своем Pcore, встраиваемом в Platform Studio, использовать делитель div_gen_v3_0 и CORDIC cordic_v4_0.
Как указать расположение исходников этих Pcores из ISE\coregen\..., не копирую в папку ../hdl/... своего Pcore? Похоже что XST ищет их в ...EDK\hw\XilinxProcessorIPLib\...

[Kuzmi4]

2 fox12
Как то так:

# coregen
# FIFO-RTL
lib qdr2p_slave_v1_00_a coregen_fifo/fifo_qdr2p_rda.v verilog

Указанное файло лежит вот тут:

Код

..\pcores\qdr2p_slave_v1_00_a\hdl\verilog\coregen_fifo\fifo_qdr2p_rda.v

Вот здесь кстати об этом всём написано, страница 73 ( Chapter 4 Peripheral Analyze Order (PAO) )

[fox12]

2 Kuzmi4

Я смотрел в Platform Specification Format.
Но дело в том, что там не сказано что исходники всегда должны находится в субдиректории

./hdl/vhdl либо ./hdl/verilog

Лишь <relative path from library>/filename[.v|.vhd]

Решил исходники скопировать в свою рабочую директорию .\my_system\pcores
в .\cordic_v4_0\hdl\vhdl\*.vhd

А в *.pao добавил
lib cordic_v4_0 cordic_comps.vhd
и т.д.