QSys: clocks, экспорт клока из системы Опции

[alexadmin]

Решил в очередной раз попробовать приобщиться к QSys (вместо SOPC Builder) и опять столкнулся с проблемой: хочу сгенерить клок внутри системы, после чего иметь возможность им пользоваться во внешней логике. В SOPC все было просто - все выходы PLL автоматически экспортировались наружу. Теперь экспорт происходит руками, но если клок экспортируется, то он уже становится недоступен в качестве внутреннего. Сейчас использую Quartus 11.1. Сталкивался ли кто-то с такой проблемой, может в более новых версиях сделали по человечески?

ЗЫ На alterawiki нашел вот такое

Код

Clock sources

Issue: Clocks generated in a subsystem can't be both exported and internally connected.  Master interfaces associated with such clocks will cause problems when hierarchical systems are assembled.  Exporting then re-importing these clocks will infer unnecessary clock-domain-crossing logic and latency.

Workaround: Anything that generates a global clock, e.g. an SDRAM controller or a PLL, should be instantiated in your top level system. Alternatively, consider using a clock bridge and exporting one side of the bridge.

Но для какой версии это актуально неизвестно...

[ISK]

Для этого в QSYS есть компонент clock bridge. Заводите ваш клок на вход in_clk, а out_clk - на экспорт. Если я правильно понял вопрос.

[torik]

но наверняка перед этим надо еще поставить clock bridge bridge.