Попытка подключить модуль PPL, Изучаю Verilog (Xilinx) Опции

[rutel]

Здравствуйте !!!
Пользовался FPGA Altera, но один из заказчиков попросил сделать прибор с использованием FPGA Xilinx
Осваиваю, столкнулся с проблемой, не получается подключить модуль PLL
Проект на микросхеме XC6SLX75T

1.Сделал модуль умножителя частоты 25 МГц в 8 раз в Core Generator ()
2.Добавил clk_wiz_v3_5.xco к файлу проекта
3. Написал следующую программу
....................
input GClk; //-- Тактовая частота (кварц 25 мГц)
..............
..............
wire ClkMul; //-- Умноженная частота тактового генератора
..............
..............
clk_wiz_v3_5
(
.CLK_IN1, (GClk), //-- Clock in ports
.CLK_OUT1, (ClkMul) //-- Clock out ports
);


//-- Генерация тактовых частот

always @(posedge ClkMul)
begin
if (DivClkMul == 3'H7)
begin
DivClkMul <= 3'H0;
DivClkADCShift <= 3'H3;
end
else
begin
DivClkMul <= DivClkMul + 3'H1;
DivClkADCShift <= DivClkADCShift + 3'H1;
end
end;
assign Clk = DivClkMul[2];
assign ClkAdcShift = DivClkADCShift[2];




При компиляции появляется ошибка (указывает на строку след за clk_wiz_v3_5)
ERROR:HDLCompiler:718 - "C:\Project\Tesla\CSPS-Q90\MeasUnit\FPGA\MeasUnit\MeasUnit.v" Line 122: Port connections cannot be mixed ordered and named
ERROR:HDLCompiler:69 - "C:\Project\Tesla\CSPS-Q90\MeasUnit\FPGA\MeasUnit\MeasUnit.v" Line 123: <CLK_IN1> is not declared.
ERROR:HDLCompiler:69 - "C:\Project\Tesla\CSPS-Q90\MeasUnit\FPGA\MeasUnit\MeasUnit.v" Line 124: <CLK_OUT1> is not declared.
ERROR:HDLCompiler:598 - "C:\Project\Tesla\CSPS-Q90\MeasUnit\FPGA\MeasUnit\MeasUnit.v" Line 14: Module <MeasUnit> ignored due to previous errors.


Подскажите в чем я неправ

[Mogwaika]

clk_wiz_v3_5
(
.CLK_IN1, (GClk), //-- Clock in ports
.CLK_OUT1, (ClkMul) //-- Clock out ports
);

А оно не так пишется?

clk_wiz_v3_5
(
.CLK_IN1(GClk), //-- Clock in ports
.CLK_OUT1(ClkMul) //-- Clock out ports
);

Посмотрите .v файл pll в проекте, как там названы порты. + у меня были какие-то проблемы, в одном проекте ngc добавилось, а в другом xco
, а наоборот ругалось.

[XVR]

А еще у вас имя инстанса потерялось. Должно быть так -

Код

clk_wiz_v3_5 my_pll
(
.CLK_IN1(GClk), //-- Clock in ports
.CLK_OUT1(ClkMul) //-- Clock out ports
);

[rutel]

Спасибо ответившим.
При изучении нового софта и двери не в ту сторону открываются и коридоры не туда ведут
Одно привыкание в [N:0] вместо [7..0] чего стоит