реклама на сайте
подробности

 
 
> Подключение DDR3 на кастомной плате., Куда девать reset и cs?
count_enable
сообщение Nov 11 2013, 17:18
Сообщение #1


Местный
***

Группа: Свой
Сообщений: 310
Регистрация: 28-01-13
Из: Лондон
Пользователь №: 75 384



Дана плата Raggedstone 2 англицкого производства (http://enterpoint.co.uk/products/spartan-6-development-boards/raggedstone-2/). Производитель не сделал XBD для платы, даёт только UCF.
На плате есть 1Gb Micron MT41J64M16LA DDR3. Хочу сделать микроблейз с этим ОЗУ. В ЕДК набросал дизайн, добавил память (этот чип входит в число поддерживаемых МСВ), начал прописывать порты в ucf. И в ucf-е производителя есть порты, которых нету в моём дизайне. Вот эти порты:
Код
NET "DDR_RESET_N" LOC = "E3" | IOSTANDARD = SSTL1_5;
NET "DDR_CS_N" LOC = "P4" | IOSTANDARD = SSTL1_5;


Что делать с резетом и чип селектом? Подтянуть их намертво? Рулить как gpio c Microblaze? Прошу прощения за такой примитивный вопрос, но я впервые работаю с памятью на кастомной плате.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 5)
VladimirB
сообщение Nov 11 2013, 19:26
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 614
Регистрация: 12-06-09
Из: рядом с Москвой
Пользователь №: 50 219



подтяните намертво в рабочее состояние
Go to the top of the page
 
+Quote Post
xor.kruger
сообщение Nov 12 2013, 07:37
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 290
Регистрация: 17-08-08
Из: Чернигов
Пользователь №: 39 647



DDR_RESET_N в MIG называется mcbx_dram_ddr3_rst, ну а про DDR_CS_N в UG388.pdf про ChipSelect ни слова.
А Вы посмотрите по схеме как именно он заведен.
Go to the top of the page
 
+Quote Post
Ant_m
сообщение Nov 12 2013, 08:53
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 756
Регистрация: 14-08-07
Из: Москва
Пользователь №: 29 765



У спартана 6 нет CS для памяти в аппаратных блоках.
Т.е CS должен быть как то притянут к земле в схеме. Как впрочем и reset, о чем пишется в соответсвующих документах на spartan6.
Go to the top of the page
 
+Quote Post
count_enable
сообщение Nov 12 2013, 09:15
Сообщение #5


Местный
***

Группа: Свой
Сообщений: 310
Регистрация: 28-01-13
Из: Лондон
Пользователь №: 75 384



Всем спасибо за советы, буду пробовать.
Go to the top of the page
 
+Quote Post
ilyge
сообщение Nov 12 2013, 12:32
Сообщение #6


Участник
*

Группа: Участник
Сообщений: 19
Регистрация: 23-06-05
Пользователь №: 6 251



When power is ramped, the RESET# pin should be less than 0.2 × Vddq. Holding the
RESET# pin LOW ensures that the outputs remain disabled (High-Z) and that ODT is off
(Rtt is High-Z). Ensuring that Rtt is High-Z in DDR3 is one major difference between the
DDR2 and DDR3 initialization routines
. DDR2 requires that the ODT pin is held LOW
after Vref is at a valid level, but DDR3 internally takes care of this when the RESET# pin is
held LOW.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 02:37
Рейтинг@Mail.ru


Страница сгенерированна за 0.01372 секунд с 7
ELECTRONIX ©2004-2016