Помогите с DDR2, Помогите с освоением трассировки DDR2 на базе TMS320DM365 Опции

[DieseL]

Доброго всем времени суток!

Исходные данные:
процессор - TMS320DM365
память - MT47H128M16RT-25E

Что нужно:
Совсем не умею разводить DDR, DDR2 (про DDR3 пока молчу)
Есть микросхемка TMS320DM365 от Texas (даташит по ссылке в исхождных). На стр. 115 приведены три таблицы, с классами цепей.
В таблице 6-30 3 три класса "CLK", в таблице 6-31 четыре класса сигнальных (классы ADDR_CTRL, DQ0, DQ1, DQGATE).

Мне какие по длине равнять, напишите имена классов? и то что по табл. 6-30 классы CK, DQS0, DQS1 мне нужно равнять их с чем-то? Или CLK цепи дифпарами просто вести?
Выручайте

Эскизы прикрепленных изображений

 

[agregat]

Смотрите далее по тексту. Как трассировать CK и ADDR_CTL в таблице 6.33, как трассировать DQ и DQS в таблице 6.34, DQGate в таблице 6.35.
Там даны полные данные что относительно чего выравнивать и какая длина.
Равнять все что есть в таблицах. А это клоки CLK, адрес и управление MA[..], RAS, CAS, WE, BA и т.д., стробы DQS, DQM, данные DQ и конечно питание надо качественно отработать.
Кроме того надо разместить над референсными планами земли и учесть что данные и стробы разводятся на одном слое, а адрес и управление на другом.
Лучше всего набрать в гугле DDR2 PCB Desigh Guideline и прочитать ВСЕ что есть по ссылкам, начиная от Micron и заканчивая Fujitsu.
Когда в голове будет полное понимание начинать трассировать.

[DieseL]

Смотрите далее по тексту. Как трассировать CK и ADDR_CTL в таблице 6.33, как трассировать DQ и DQS в таблице 6.34, DQGate в таблице 6.35.
Там даны полные данные что относительно чего выравнивать и какая длина.
Равнять все что есть в таблицах. А это клоки CLK, адрес и управление MA[..], RAS, CAS, WE, BA и т.д., стробы DQS, DQM, данные DQ и конечно питание надо качественно отработать.
Кроме того надо разместить над референсными планами земли и учесть что данные и стробы разводятся на одном слое, а адрес и управление на другом.
Лучше всего набрать в гугле DDR2 PCB Desigh Guideline и прочитать ВСЕ что есть по ссылкам, начиная от Micron и заканчивая Fujitsu.
Когда в голове будет полное понимание начинать трассировать.

Спасибо что ясность по классам чуть внесли
Гуглил по поводу "DDR2 PCB Desigh Guideline". Читать просто много, на русском инфы нет (понятнее и быстрее было бы) времени особо нет, вот и решил спросить.

[DieseL]

Больше никто ничего не предложит не подскажет?

[agregat]

Изучать надо доки на английском.

[NULL]

Больше никто ничего не предложит не подскажет?

Можно ещё на чертежи от Spectrum Digital посмотреть, там DM365 + MT47H64M16HR:
DM365 EVM Support Home (Revision C)

[EvilWrecker]

Я бы на вашем месте начинал бы с DDR3/4 - гораздо более приятные в разводке: если начнете с тройки есть отличные видео от Zuken на ютубе где рассказывается что почем, по ней все хорошо расписано- что про топологию, что про свапы.

Проблемы же я ожидал в другом месте- а именно в каком САПР Вы собираетесь выравнивать проводники.

[DieseL]

Я бы на вашем месте начинал бы с DDR3/4 - гораздо более приятные в разводке: если начнете с тройки есть отличные видео от Zuken на ютубе где рассказывается что почем, по ней все хорошо расписано- что про топологию, что про свапы.

Проблемы же я ожидал в другом месте- а именно в каком САПР Вы собираетесь выравнивать проводники.

1. Что в схеме заложили (а именно DDR2, а не DDR3/4) то и приходится трассировать
2. САПР - Altium Designer

[ClayMan]

2. САПР - Altium Designer

Тогда запасайтесь терпением

[EvilWrecker]

Тогда запасайтесь терпением

Так точно- готовьтесь .Впрочем судя по всему у Вас одна планка памяти что не должно вызвать особых проблем.

Если механические и электрические констрейны позволяют, можно скопировать разводку сигналок из референса- в случае в сомнении в своих силах. Разумеется с оглядкой на Ваш стек и заложенные нормы.

[DieseL]

Тогда запасайтесь терпением

А что не так с Altium? Длины выравнивает, дифпары разводит. Главное правильно задать правила

Я уже в принципе сделал. Да, в перывый раз часа 4 еще раз читал теорию и даташит на процессор, вторые 16 ч разводил DDR
Длины выравниваются аж бегом, просто инструмент еще 1,5-2,0 ч осваивал и правила настраивал

[Inanity]

А что не так с Altium? Длины выравнивает, дифпары разводит. Главное правильно задать правила

Да pin delay он не умеет сам учитывать. Приходится из ibis-модели самому всё брать, ручками задержку считать и уже потом по этим правилам разводить.
Опция элементарная! Почему не добавляют, есть у них такие планы на будущее?!

[Corvus]

Опция элементарная! Почему не добавляют, есть у них такие планы на будущее?!

Планов у них громадьё. Только с каждым нововведением ломают самые базовые вещи, потом фиксят, но ломают в другом месте.
И Pin delay далеко не самая необходимая вещь. Altium позиционирует свой продукт для проектов среднего уровня сложности. Лезть в High-End сегмент с таким качеством тестирования, как сейчас - самоубийство. Они сами это понимают и открыто признают.

[DieseL]

А че такое PinDelay?

[bigor]

А че такое PinDelay?

Задержка распространения сигнала от пада на плате до логической ячейки во внутрях корпуса.

[Michkov]

Я бы на вашем месте начинал бы с DDR3/4 - гораздо более приятные в разводке: если начнете с тройки есть отличные видео от Zuken на ютубе где рассказывается что почем, по ней все хорошо расписано- что про топологию, что про свапы.

Проблемы же я ожидал в другом месте- а именно в каком САПР Вы собираетесь выравнивать проводники.

А в каком САПРе это это лучше сделать, не подскажите?

[EvilWrecker]

А в каком САПРе это это лучше сделать, не подскажите?

Allegro, Expedition и CR-5000/8000(про кадстар не помню а проверять лень)

[PCBtech]

Совсем не умею разводить DDR, DDR2 (про DDR3 пока молчу)
Есть микросхемка TMS320DM365 от Texas (даташит по ссылке в исхождных). На стр. 115 приведены три таблицы, с классами цепей.
В таблице 6-30 3 три класса "CLK", в таблице 6-31 четыре класса сигнальных (классы ADDR_CTRL, DQ0, DQ1, DQGATE).

Мне какие по длине равнять, напишите имена классов? и то что по табл. 6-30 классы CK, DQS0, DQS1 мне нужно равнять их с чем-то? Или CLK цепи дифпарами просто вести?
Выручайте

Вот небольшое русскоязычное справочное пособие по трассировке DDR.

 Proektirovanie_plat_s_DDR.pdf ( 5.86 мегабайт ) Кол-во скачиваний: 5394

[EvilWrecker]

Вот небольшое русскоязычное справочное пособие по трассировке DDR.

Хороший документ- собран из правильных материалов. Единственное, наверно, что можно пожелать это более глубокое освещение композитных/нессиметричных стеков с HDI- но и без этого все на уровне.

[HardJoker]

Вот небольшое русскоязычное справочное пособие по трассировке DDR.

Нет важных моментов. Например, методики применения и расстановки конденсаторов по номиналам, количеству, местоположению. Нет примеров структуры топологии сложных случаев - x4 DDR2 и т.п.

[EvilWrecker]

Нет важных моментов. Например, методики применения и расстановки конденсаторов по номиналам, количеству, местоположению. Нет примеров структуры топологии сложных случаев - x4 DDR2 и т.п.

Никаким боком конденсаторы сюда не относится- это все design-drvien переменные, и смотреть это надо в конкретных примерах, а лучше думать самом и/или с командой. Вы еще резисторы приплетите в эту тему.

Что насчет топологии- приложенный документ это гайд, а не референс дизайн. Гайд призван описать подход в обобщенном виде, в то же время как референс дизайн дает конкретный пример реализации.

[HardJoker]

Никаким боком конденсаторы сюда не относится- это все design-drvien переменные, и смотреть это надо в конкретных примерах, а лучше думать самом и/или с командой. Вы еще резисторы приплетите в эту тему.

Что насчет топологии- приложенный документ это гайд, а не референс дизайн. Гайд призван описать подход в обобщенном виде, в то же время как референс дизайн дает конкретный пример реализации.

Маркетинг - маркетингом, названия можете прилепить любые, в т.ч. design-drvien и персональную теорию сочинить. Но без учета пассивных компонентов расчет топологии неполный. Даже в предложенной компиляции на стр.13-15, 21 согласующие резисторы и параметры соотвтствующих трасс обозначены в явном виде. По поводу назначения "гайдов и референсов" у вас каша "в обобщенном виде".

[EvilWrecker]

Долго перечитывал пост выше, так и не мог понять к чему относится слово "маркетинг" - но в любом случае прокомментирую:

названия можете прилепить любые, в т.ч. design-drvien и персональную теорию сочинить.

Тут ничем не могу помочь ибо могу лишь назвать рассматриваемые сущности исключительно своими именами, без отсебятины. Теорий тут также нет, пока что все заметки только из области практических приложений.

Но без учета пассивных компонентов расчет топологии неполный.

Смотря на ваши очередные пустые попытки приплести совершенно далекие от темы вещи, что называется из другой оперы, как впрочем и на провальные попытки ставить всем диагнозы, могу лишь сказать что вам надо на какой-нибудь махровый радиолюбительский сайт- вроде тематического раздела хабрахабра, чтобы изливать свои сенсационные теории в компании "единомышленников".

По поводу назначения "гайдов и референсов" у вас каша "в обобщенном виде".

Благодарю за подробный диагноз, прочитав его практически прослезился едва подумав: " Как же можно жить без этого знания?" . А потом еще подумал, и понял что оказывается это все "маркетинг" виноват и "производители" сплошь и рядом вводящие в заблуждение - когда тут аж цельный слиток истины. Не хотите донести свою Истину(с) про конденсаторы и прочее прямо до них напрямую?

[HardJoker]

Долго перечитывал пост выше, так и не мог понять к чему относится слово "маркетинг" - но в любом случае прокомментирую:

Есть проблемы - пишите в соответствующую тему, например, Общение или отправьте заявку в Администрацию форума. Тут вопросы исключительно топологии CPU-DDR2. Просмотрев предложенную презентацию, я высказал свое видение со ссылкой на подмеченные мной недостатки. ДОбавлю, что на стр.2 и стр.5 дается не совсем правильный с точки зрения топологии пример разводки компонентов в BGA- корпусировке. Как раз из-за отсутствия фильтрующих конденсаторов. Аналогичная ошибка для компонентов в TSSOP-корпусировке на стр.27. Поскольку главным является конечный результат, а он определяется работоспособностью шины памяти, то рассматривать топологию отдельно от элементов, обеспечивающих работу самой памяти и процессора не правильно. Из вопросов прикладного характера могу повторить, что по материалам презентации совершенно не ясно как можно и правильно обеспечить работу CPU с 4 микросхемами DDR2. Есть варианты их расположения по двум сторонам платы при выборе T-топологии. Но это сложно по разводке и технологии монтажа.

[EvilWrecker]

Вижу что вы помимо постановки диагнозов еще и рецепты выписываете- похвально, да Тем не менее вынужден признать что обращаться к администрации из-за того что в очередной теме затесался Гуру мирового масштаба, которому:

ДОбавлю, что на стр.2 и стр.5 дается не совсем правильный с точки зрения топологии пример разводки компонентов в BGA- корпусировке. Как раз из-за отсутствия фильтрующих конденсаторов. Аналогичная ошибка для компонентов в TSSOP-корпусировке на стр.27.

Которому хватило сознания увидеть что разводка показана со стороны шаров бга, а не с противоположной(и подавно нельзя догадаться про встраиваемые компоненты).

Поскольку главным является конечный результат, а он определяется работоспособностью шины памяти, то рассматривать топологию отдельно от элементов, обеспечивающих работу самой памяти и процессора не правильно.

Которому также не удалось понять тот простой факт что PDN никак не связан напрямую с сигнальными трассами- как впрочем и то, что питание любой памяти можно развести полигонами на внешних слоях с уменьшением количества конденсаторов по питанию.

Из вопросов прикладного характера могу повторить, что по материалам презентации совершенно не ясно как можно и правильно обеспечить работу CPU с 4 микросхемами DDR2.

И уяснить притом что референс дизайны надо смотреть в другом месте.

Хочется конечно спросить почему именно 4 планки, и в чем ложность разводки и монтажа Т-топологии, но принимая во внимание всю несостоятельность вашей "критики", откажусь от этой затеи- вдруг возникнет очередная истинна/сенсация.

[HardJoker]

Хочется конечно спросить почему именно 4 планки, и в чем ложность разводки и монтажа Т-топологии, но принимая во внимание всю несостоятельность вашей "критики", откажусь от этой затеи- вдруг возникнет очередная истинна/сенсация.

В случае с модулями все ясно. Речь шла о микросхемах

[bigor]

ДОбавлю, что на стр.2 и стр.5 дается не совсем правильный с точки зрения топологии пример разводки компонентов в BGA- корпусировке.

Поясните, пожалуйста, в чем неправильность в указанных примерах.
Что не так? Где ошибки?

... обеспечить работу CPU с 4 микросхемами DDR2. Есть варианты их расположения по двум сторонам платы при выборе T-топологии. Но это сложно по разводке и технологии монтажа.

Не увидел особой сложности при разводке 4 чипов памяти по 2 с каждой стороны. Монтажники даже не матерились - сложные платы подразумевают двухстороннее расположение компонентов, в том числе и BGA.
Если для Вас сложно разводить (монтажникам паять) 4 чипа по обе стороны платы - делайте все с одной стороны (древовидная топология). Ничего сложного при при этом так же нет - нужен только опыт работы.

[HardJoker]

Поясните, пожалуйста, в чем неправильность в указанных примерах.
Что не так? Где ошибки?

Емкостей нет.

Не увидел особой сложности при разводке 4 чипов памяти по 2 с каждой стороны. Монтажники даже не матерились - сложные платы подразумевают двухстороннее расположение компонентов, в том числе и BGA.
Если для Вас сложно разводить (монтажникам паять) 4 чипа по обе стороны платы - делайте все с одной стороны (древовидная топология). Ничего сложного при при этом так же нет - нужен только опыт работы.

Вопрос в согласовании шины адреса на стороне памяти. Со стороны процессора шина легко согласуется последовательными резисторами, если они не предусмотрены в нем самом. Такое бывает. В каноническом виде согласование длинной линии должно выполняться как на передающей, так и на приемной стороне. Для 4-х микросхем DDR2 образуется 4-ре плеча (крест) вместо 2-х, память на плате стоит на одной стороне матрицей 2x2. Вариант реальный, недостаток один - сложно уравнять данные. Компромисс - память по двум строронам платы. Недостаток - слепые/глухие via + конденсаторы по питанию не попадают на пады.

[bigor]

Емкостей нет.

Видишь суслика? А он есть! (с)
То что на рисунках не видно конденсаторов - так это вполне естественно. Ведь показаны фотографии платы с элементами дизайна со стороны установки микросхем BGA.
На обратной стороне стоят конденсаторы - будьте уверены. Более того, снимки о которых мы говорим являются всего лишь иллюстрациями к табличкам ниже.
Выбор номиналов конденсаторов вообще с другой оперы песня - это задача схемотехника, а не дизайнера.
Расстановка и подключение конденсаторов зависит от множества факторов, как то - плотности дизайна, шага BGA, наличия/отсутствия слепых и скрытых переходных, типов корпусов и количества номиналов самих конденсаторов и т.д...
Это все отдельная тема, которая к описываемому семинару относится не очень явно.

Вопрос в согласовании шины адреса на стороне памяти. Со стороны процессора шина легко согласуется последовательными резисторами, если они не предусмотрены в нем самом. Такое бывает. В каноническом виде согласование длинной линии должно выполняться как на передающей, так и на приемной стороне. Для 4-х микросхем DDR2 образуется 4-ре плеча (крест) вместо 2-х, память на плате стоит на одной стороне матрицей 2x2. Вариант реальный, недостаток один - сложно уравнять данные. Компромисс - память по двум строронам платы. Недостаток - слепые/глухие via + конденсаторы по питанию не попадают на пады.

Ну Вы тут красок насгущали.
Посмотрите топологию различных планок DDR. Все реализовано: без слепых/глухих переходных! на малом количестве слоев! с нормальной обвязкой по питанию! с нормальной терминацией! с нормальным согласованием!
Простые модули имеют односторонний монтаж (никто не ставит конденсаторы с обратной стороны платки под микросхемами потому что это удорожает сборку), сложные - двухсторонний и только потому, что на сложных чипов много. Никто не печалится по поводу того, что конденсаторы не попадают на пады!!!