LPC175x/6x - скорость SSP Опции

[toweroff]

Доброго времени

Хочу приспособить себе Raspberry Pi 2 для управления небольшим фрезерным станком. Есть на просторах такое чудо, как Machinekit (собранный Raspbian и LinuxCNC), а к ней - примочка PICnc v2, которая подключается к малине по SPI (https://github.com/kinsamanka/PICnc-V2)

Собран сей девайс на PIC32MX150, по даташиту у него скорость SPI до 25 мбит/с

Такого контроллера в наличии нет, зато есть LPC1751. У него, вроде как, все хорошо, и 100 МГц тактовая, и DMA можно к SSP прикрутить. Переписать код под него тоже не проблема, умного там ничего нет, тупо принял по SPI - записал в GPIO и наоборот

Но вот даташит озадачил

Maximum SSP speed of 33 Mbit/s (master) or 8 Mbit/s (slave)
• Compatible with Motorola SPI, 4-wire Texas Instruments SSI, and National
Semiconductor Microwire buses
•
•
•
•
•
Synchronous serial communication
Master or slave operation
8-frame FIFOs for both transmit and receive
4-bit to 16-bit frame
DMA transfers supported by GPDMA

это как же так (8 Mbit/s в слейве), если тактироваться от CCLK?

В принципе, я еще посмотрю, что там драйвер SPI у малины вообще хочет по клоку, да и у PIC32, судя по даташиту, в слейве параметры клока указаны как TscL=Tsck/2 и TscH=Tsck/2 при f_sck_max=50 MHz, т.е. тоже не шибко хорошо

[aaarrr]

это как же так (8 Mbit/s в слейве), если тактироваться от CCLK?

Увы, NXP используют медленную ARM'овскую корку. Они всегда такие были.

[toweroff]

Увы, NXP используют медленную ARM'овскую корку. Они всегда такие были.

хмм... но в мастере-то до 33 Мбит, откуда ж эта пропасть?

накопал на просторах:

Q : What is the maximum SSP speed on the LPC17xx?
A : The maximum SSP speed (in master mode) is pclk/2. The maximum clock (CCLK) of the LPC17xx can be set to 100MHz and, since the peripheral clock (PCLK) can be equal to CCLK, the maximum SSP rate (master mode) will be 50 Mbit/sec (100MHz/2). In Slave mode, the SSP clock rate provided by the master must not exceed 1/12 of the SSP peripheral clock (selected in peripheral clock selection register). The content of the SSPnCPSR register is not relevant. So, the maximum SSP speed (in slave mode) will be 8Mbit/sec.

короче говоря - редиски

пойду малину осциллоскопом пощупаю, возможно не так грустно все там с клоком

[megajohn]

это как же так (8 Mbit/s в слейве), если тактироваться от CCLK?

SSP же тактируется от PCLK

хмм... но в мастере-то до 33 Мбит, откуда ж эта пропасть?

In Slave mode, the SSP clock rate provided by the master must not exceed 1/12 of the SSP peripheral clock selected in Section 4.7.3.

[toweroff]

SSP же тактируется от PCLK

а кто мешает нам PCLK_SSPx установить в "01", т.е. CCLK/1 ?
упоминая CCLK, я имел ввиду именно возможность тактирования частотой ядра, т.е. максимально возможной