Схемотехника с использованием ПЛИС, Altera, Schematic Опции

[GREGOR_812]

Всем привет! Столкнулся с одной проблемой: на сайте Altera не нашёл ни одного аппноута по схемотехнике или референсных схем. Буду очень признателен, если поделитесь ссылками или материалами на тему подключения и выбора дифф.пар, подключения служебных пинов чипа, подключения разных банков питания и прочая, и прочая. Заранее спасибо!

[agregat]

Референсные схемы начинать отсюда https://www.altera.com/products/development.../kit-index.html

[GREGOR_812]

Референсные схемы начинать отсюда https://www.altera.com/products/development.../kit-index.html

Спасибо, я почему-то не додумался в этом разделе искать

[GREGOR_812]

Чё-то тут тоже негусто, честно говоря)

[yes]

еще тут, но может и повтор
http://www.terasic.com.tw/en/

[des00]

материалами на тему подключения и выбора дифф.пар, подключения служебных пинов чипа, подключения разных банков питания и прочая, и прочая. Заранее спасибо!

Вам нужны документы XXXX Device Family Pin Connection Guidelines, Pin Information for the XXXXX, XXXX Device Handbook разделы Power Management, Configuration, I/O Features, High-Speed Differential I/O Interfaces, Clock Networks and PLLs. Там все написано. Копировать тупо с кита чревато.

[dmitry-tomsk]

Всем привет! Столкнулся с одной проблемой: на сайте Altera не нашёл ни одного аппноута по схемотехнике или референсных схем. Буду очень признателен, если поделитесь ссылками или материалами на тему подключения и выбора дифф.пар, подключения служебных пинов чипа, подключения разных банков питания и прочая, и прочая. Заранее спасибо!

Пользуйте Mentor Graphics IOPT или IO Designer или Allegro System Planner, они всё за вас сделают и по питанию и по конфигурации и выводы подключить неправильно не дадут, вплоть до SSO проверки. Только если гигабитные сигналы по сердесам идут, здесь осторожно надо быть, тактовые сетки локальные они не проверяют.

[Bad0512]

Пользуйте Mentor Graphics IOPT или IO Designer или Allegro System Planner, они всё за вас сделают и по питанию и по конфигурации и выводы подключить неправильно не дадут, вплоть до SSO проверки. Только если гигабитные сигналы по сердесам идут, здесь осторожно надо быть, тактовые сетки локальные они не проверяют.

Для ТС :
Если вам таки придётся работать в менторе, то про все остальные проблемы мироздания вы скорее всего забудете.То ещё говнище.

[GREGOR_812]

Пока что работаю в Altium, всё устраивает) всем спасибо за ответы, буду копать

[GREGOR_812]

Вам нужны документы XXXX Device Family Pin Connection Guidelines, Pin Information for the XXXXX, XXXX Device Handbook разделы Power Management, Configuration, I/O Features, High-Speed Differential I/O Interfaces, Clock Networks and PLLs. Там все написано. Копировать тупо с кита чревато.

Спасибо.
Я на сайте недавно нашёл ещё вот такой документ:  MAX_10_Schematic_Review_Worksheet.doc ( 486.5 килобайт ) Кол-во скачиваний: 255

Для других семейств тоже были подобные. Мне показалось, что это достаточно подробное описание