Нужно сделать проект, максимально загружающий ПЛИС Опции

[Koluchiy]

Сразу отвечаю на вопрос "зачем" - начальник хочет.
Обоснование - проверить источники питания.

Надо сделать проект, чтобы ПЛИС (Kintex-7) максимально загружалась с тз логики, памяти, DSP блоков и т.д..
Т.е. при компиляции увидеть по занимаемым ресурсам если не 100%, то хотя бы 90.

Вроде бы, такая тема уже была. Если кто помнит, как ее искать - ссылка велкам.

[yes]

я бы биткоины какие-нибудь на опенкоресах смотрел...
легко маштабируется, i/o не нужно особо и т.д.

но у Kintex-7 потребление скорее от частоты зависит, а не от %% занятости

[alexadmin]

Посмотрите http://opencores.org/project,highload я когда-то делал для этих целей.

[litv]

Дело не настолько в загрузке всех ресурсов, а в тактовой частоте проекта.

[Swup]

Я как то ставил цепочку вычислителей корня во float, с помощью цикла generate. Прикидывал сколько их понадобится по отчетам мегавизарда.
Занимало почти под завязку логику и дсп. Память не знаю есть ли смысл гонять, но можно рядом поставить рам на всю память и циклами читать/писать.

[des333]

Сделайте кучу счётчиков на высокой частоте.

[Boris_TS]

Надо сделать проект, чтобы ПЛИС (Kintex-7) максимально загружалась с тз логики, памяти, DSP блоков и т.д..
Т.е. при компиляции увидеть по занимаемым ресурсам если не 100%, то хотя бы 90.

Будьте осторожны - так можно и ПЛИС сжечь... у Kintex-7 относительно мало ножек VCCint, и Вы можете легко преодолеть лимит предельного потребления тока.

Для большой прожорливости проекта можно сделать длинную вереницу инверторов с триггерами и уложить это всё колбасой внутри ПЛИС: Toggle Rate будет 100%. А при большом желании можно достичь и 100% использования CLB LUF+FF (по 4+8 на CLB).
Как при этом использовать BRAM и DSP - отдельный вопрос, но, думаю, тоже можно что-либо сделать, если на входы данных (адреса) BRAM и DSP подавать какую-то бредятину с инверторов, а выходы BRAM и DSP могут и в воздухе висеть (их подключенность не будет влиять на потребление самих BRAM/DSP). Но думаю, что трогать DSP и BRAM Вам не потребуется, т.к. полученной прожорливость на CLB FF при должной частоте, вполне хватит, что ПЛИС стала необратимо повреждённой

[BackEnd]

Обоснование - проверить источники питания.

Проверить источники питания можно эквивалентной нагрузкой. Нагрузку подобрать по справочным данным на ПЛИС и с помощью их фирменной утилиты, которая когда-то была специально придумана для таких целей, если не ошибаюсь.

Надо сделать проект, чтобы ПЛИС (Kintex-7) максимально загружалась с тз логики, памяти, DSP блоков и т.д..

Для задействования DSP смотрите в сторону проекта фильтра. Порядок фильтра согласуйте с количеством DSP-блоков. Остальные ресурсы несложно прикрутить вокруг.

Т.е. при компиляции увидеть по занимаемым ресурсам если не 100%, то хотя бы 90.

Если целью всего этого безобразия является оценка работы ИП, то и проект должен этой цели соответствовать.
Максимальное использование ресурсов не является достаточным условием для получения худшего варианта для работы ИП.
Целевая функция, для которой ищите экстремумы, не является функцией одной переменной (количество ресурсов).

Сообщение отредактировал BackEnd - Sep 30 2016, 09:45

[jojo]

Сразу отвечаю на вопрос "зачем" - начальник хочет.
Обоснование - проверить источники питания.

Надо сделать проект, чтобы ПЛИС (Kintex-7) максимально загружалась с тз логики, памяти, DSP блоков и т.д..
Т.е. при компиляции увидеть по занимаемым ресурсам если не 100%, то хотя бы 90.

Вроде бы, такая тема уже была. Если кто помнит, как ее искать - ссылка велкам.

Koluchiy, чего найти хотите этим? Средний Kintex-7 40-50 Вт легко может употребить.

Я делал так, как предложил Boris_TS чуть выше. Плюс такты сдвигового регистра брал с синтезатора частоты.

Смысл в этой затее есть, чтобы посмотреть в динамике DC/DC, т.к. в ПЛИС все ресурсы можно одним махом переключить.

[yes]

Проверить источники питания можно эквивалентной нагрузкой. Нагрузку подобрать по справочным данным на ПЛИС и с помощью их фирменной утилиты, которая когда-то была специально придумана для таких целей, если не ошибаюсь.

покажите такие справочные данные для нынешних ПЛИС

может можно найти ограничения тока через ножки VCCINT, чего для такой задачи достаточно - если ИП может дать ток, который сожжет ПЛИС - то остальные вопросы потребления к HDL-щику

[BackEnd]

Когда-то для быстрой оценки пользовались эксельной утилитой типа Xilinx Power Estimator (XPE ) со справочными данными и эмпирикой. Результат устраивал.

Качать для конкретных чипов здесь:
http://www.xilinx.com/products/technology/power/xpe.html

Видео-обучалки здесь:
https://www.youtube.com/watch?v=hh4q3v3hRhs
https://www.youtube.com/watch?v=qNnANWq23ic

Мануал здесь:
http://www.xilinx.com/support/documentatio...r-estimator.pdf

Остальное здесь:
http://www.xilinx.com/products/technology/power.html