подключение внешнего serdes Опции

[Maverick]

Приветствую

есть
http://www.ti.com/lit/ds/symlink/ds92lv18.pdf
или
http://www.ti.com/lit/ds/symlink/ds92lv16.pdf

надо подключить к плис к FPGA
Интересует как правильно подключить тактовые частоты.
Может посоветуете схемотехническое решение (для платы)...


PS Доков по схематике в интернете не нашел (может плохо искал)

[volgoneft]

А какие у вас предполагаются скорости?
У нас используются DS92LV18. Все тактовые (TCLK, RCLK, REFCLK) заведены напрямую на ПЛИС, без внешних подтяжек. Работает на 25 МГц.

[Maverick]

А какие у вас предполагаются скорости?
У нас используются DS92LV18. Все тактовые (TCLK, RCLK, REFCLK) заведены напрямую на ПЛИС, без внешних подтяжек. Работает на 25 МГц.

чип DS92LV18 (сегодня окончательно утвердили)
Тактовая частота предполагается в районе Вашей частоты, но может быть 30-35 МГц.
Откуда поступает TCLK, REFCLK ? (внешняя тактовая частота или тактирование от pll в ПЛИС)
Использовали дополнительно буферы? (например http://www.ti.com/lit/ds/symlink/ds15ba101.pdf )

Думаю использовать внешнюю тактовую частоту для TCLK, REFCLK и ПЛИС одновременно, думаю так корректнее будет (с помощью http://www.ti.com/lit/ds/symlink/cdcp1803.pdf ) Как раз тактовую частоту можно делить, в случае необходимости.

Расстояние связи по кабелю до 2-3 метров

Если можно покажите Вашу схемотехнику подключения DS92LV18 к ПЛИС, которая у Вас используется. (было бы интересно посмотреть)
Возможно есть нюансы/требования в схемотехнике или при работе поделитесь пожалуйста.

[volgoneft]

У нас все просто сделано. TCLK, REFCLK идут прямо с ПЛИС. Опорный генератор на 50 МГц. Внутри просто делится на 2 на счетчике.
Буферов нет, но возможно и пригодились бы. Длина примерно такая же, метра 2.
Но на 1 ГГц не получилось запустить (используются отечественные соединители с не очень хорошим КСВ, как результат - большие искажения в линии). Поэтому работаем на 500 МГц.
А у вас какой кабель будет использоваться?

Вот кусок схемы  DS92LV18.SCH ( 543.98 килобайт ) Кол-во скачиваний: 37