|
Здравствуйте!
Подскажите пожалуйста, кто действительно работал с IDELAY , как ее можно реализовать на Verilog? можно пример из собственной практики
В документации и в темплейтах не совсем все очевидно
В итоге при попытки применить темплейт, синтаксис не проверяется и ничего соответственно не синтезируется
Пример, - задаю при инстансе .DATAIN(параметр которого нет) и все безошибочно проходит....(
Заранее благодарен
Сообщение отредактировал another_one - Feb 14 2018, 09:20
--------------------
One Chip is All You Need
|
IDELAY Artix-7, как реализовать на verilog
Feb 14 2018, 08:57
