|
DE10 Nano проблема с программированием PLL Reconfigure |
|
|
|
Feb 26 2018, 07:59
|

Участник

Группа: Участник
Сообщений: 15
Регистрация: 27-11-11
Из: Россия, Великий Новгород
Пользователь №: 68 546

|
altera quartus 17.1, плата de10 nano soc, есть qsys с hps, vip и pll+pll reconf для тактирования cvo и framebuffer все вроде хорошо и принцип скопирован с интеловского примера отсюда https://github.com/intel/de10-nano-hardwareесть засада - когда в u-boot скрипте грузится и запускается программа инициализации hdmi то все намертво виснет когда идет обращение к регистрам pll reconfigure, fpga загружено и мосты разрешены пробовал openocd + gdb подключаться - после команды записи в область памяти регистров pll просто пропадает связь с hps до нажатия на ресет может кто то еще встречался с таким ? попробую свежую сборку u-boot от альтеры может в оригинальном u-boot неправильно что то инициализируется, хотя пока pll не применял то вроде все устраивало более широко ставя вопрос: как блин отлаживать то HPS с возможностью полной остановки после каждой инструкции и проверкой всех состояний системы ? DS-5 это ужас какой то, openocd+gdb то же самое вид сбоку, я правильно понимаю что ничего типа отладчиков Keil или AVR Studio ждать тут не приходится ?
Сообщение отредактировал Shaeto - Feb 26 2018, 18:37
|
|
|
|
|
 |
Ответов
(1 - 10)
|
Mar 1 2018, 15:27
|

Участник

Группа: Участник
Сообщений: 15
Регистрация: 27-11-11
Из: Россия, Великий Новгород
Пользователь №: 68 546

|
Цитата(DmitryR @ Feb 28 2018, 13:34)  Так после того, как PLL перенастроена, она вроде перестаёт что-либо генерировать. Её надо сбросить и дождаться, пока она залочится с новыми параметрами, или я не прав? все правильно, только до этого даже не доходит, как только пытаюсь писать в регистр режима компоненты pll reconfigure так сразу раз - и hps повис, видимо по шине держат
|
|
|
|
|
Mar 3 2018, 20:05
|

Участник

Группа: Участник
Сообщений: 15
Регистрация: 27-11-11
Из: Россия, Великий Новгород
Пользователь №: 68 546

|
Цитата(DmitryR @ Mar 1 2018, 18:36)  Я бы скорее поставил на то, что вы пишете что-то не то или не туда, в результате чего PLL теряет работоспособность и обратно залочится уже не может. проверил - все по даташиту пишется, параметры совпадают с вычисленными калькулятором плохо что не отладить это дело нифига, USB Blaster II впадает в буйство и не может управлять HPS после команды записи в регистр режима pll reconfigure, openocd рапортует о битых пакетах и все теряется в тумане - я даже понять не могу что конкретно делает процессор в этот грустный момент
|
|
|
|
|
Mar 5 2018, 11:13
|

Участник

Группа: Участник
Сообщений: 15
Регистрация: 27-11-11
Из: Россия, Великий Новгород
Пользователь №: 68 546

|
Цитата(DmitryR @ Mar 5 2018, 09:34)  Попробуйте первый бластер. У меня случалось, что дебаггер к ниосу через второй бластер вообще не подключался, а через первый - запросто. спасибо, как только перепаяю разъем то попробую  первый раз неправильно впаял - jtag у них как оказалось не стандартно направлен по отношению к других
|
|
|
|
|
Mar 5 2018, 12:56
|

Участник

Группа: Участник
Сообщений: 15
Регистрация: 27-11-11
Из: Россия, Великий Новгород
Пользователь №: 68 546

|
вот посмотрите, пожалуйста, снята signaltap-грамма состояний компонентов при выставлении сигнала сброса из скрипта u-boot сигнал ставится и снимается записью в регистры cvo_reset_pio из hps, после того как ресет дергнулся - все, отладчик теряет связь с HPS и что проц делает неизвестно. control_interrupt_irq ? должна обрабатываться дефолтными заглушками, это нормально что irq active-low ?
Сообщение отредактировал Shaeto - Mar 5 2018, 13:19
|
|
|
|
|
  |
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|