PCIe Hard IP Reconfiguration Interface, на Cyclone 5 GX (у кого-нибудь заработал ?) Опции

[Tue]

Здравствуйте. Использую PCIe Hard IP на Cyclone 5 GX. Понадобилось изменить read-only значения в конфигурационном пространстве корки. Документация говорит следующее: "The Cyclone V Hard IP for PCI Express reconfiguration block allows you to dynamically change the value of configuration registers that are read-only ... You must enable this optional functionality by turning on Enable Hard IP Reconfiguration in the parameter editor". Активировал его, появились сигналы вида hip_reconfig... + ser_shift_load + interface_sel. Даже приведена времянка как подавать сигналы, чтобы все было ок. Делаю все в точности как на времянке. Значения читаются-пишутся. То есть я записал, потом прочитал и вижу что читается то, что записывал. Довольно странно, что в документации нет таблицы с адресами регистров, к которым получаешь доступ выставляя адрес на hip_reconfig_address[9:0]. Опытным путем установил что адрес 0x8 это VendorID, 0x9 это DeviceID, 0xA это RevisionID. Мне вот нужен RevisionID. Пишу по этому адресу нужное мне значение, проверяю что записалось. Перезагружаю комп, читаю конфигурацию со стороны PCIe - а значение не изменилось.

В связи с этим вопрос. Кто-нибудь делал такое ? У Вас получилось ? Что я сделал не так ?

Делал подобное на Cyclone 4GX и все получилось. Там немного по-другому, хотя похоже. И даже в документации есть табличка с адресами регистров. Там еще есть адрес 0, по которому надо записать 0, чтобы разрешить эту Dynamic Reconfiguration

[new123]

Так может резет их сбрасывает и при резете нужно переконфигурировать в течении 100млсек.

В чипах помощнее, аля стратикс, hard ip корки сразу прописываешь вендора, девайс и ревизию. Этим даже заниматься не надо.

Сообщение отредактировал new123 - Aug 24 2018, 15:42

[Tue]

Пробовал ctrl-alt-delete после прописывания, пробовал без него - результата нет. Со стороны PCIe значение не видно, хотя если читать через hip_reconfig интерфейс оно там есть. Бред.

Сразу прописываешь и заниматься не надо - это всех семействах ПЛИС Altera/Intel с Hard PCIe. Мне же нужно некоторые поля, которые изначально read-only изменять в зависимости от управляющих сигналов.

[Yuri124]

https://www.intel.com/content/www/us/en/pro...0564995500.html

Bring down the PCI Express link by asserting the hip_reconfig_rst_n reset signal, if the link is already up. (Reconfiguration can occur before the link has been established.)
Reprogram configuration registers using the Avalon-MM slave Hard IP reconfiguration interface.
Release the npor reset signal.

Мне не совсем понятно - в этой инструкции hip_reconfig_rst_n reset signal и npor reset signal - похоже, разные сигналы.
Может, после рестарта компьютера происходит сброс на PCIe разъеме (PCIE_PERST_N), и ядро загружает снова то, что было изначально.

А можно ссылку (или название) на документ, где описывается работа этого реконфигурационного блока?

[Tue]

Вот ссылка на описание этого интерфейса в документе: https://www.intel.com/content/altera-www/gl...ik1410564885345

hip_reconfig_rst_n reset signal и npor reset signal это два разных сигнала. Вот они пишут "Release the npor reset signal". Простите, а когда сделать его assert ? Документация составлена странно. Да, после рестарта компьютера действительно происходит сброс на PCIe разъеме. Но после перезагрузки компьютера через hip_reconfig интерфейс я считываю обновленное значение RevisionID. Оно не стерлось. Однако через конфигурационные чтения выдает старое, как-будто вообще ничего не изменял.

[Yuri124]

Tue, спасибо.
А попробуйте в техподдержку написать.
У меня PCIe Avalon-MM, выходит - я не обманул своего коллегу, когда сказал, что там ничего поменять не могу

Сообщение отредактировал Yuri124 - Aug 27 2018, 08:23