Вопрос по проектированию DPLL на ПЛИС, для decoder-а и clock recovery С1-ФЛБИ Опции

[myq]

Если не жалко, прошу поделиться исходниками DPLL, у кого есть. Особенно - если кто-то уже делал реализацию DPLL для восстановления тактов и декодирования С1-ФЛБИ.

Сама по себе теория DPLL тоже интересует, если есть инфа - выкладывайте ссылки/заливайте на фтп, и т.д.

[papasha]

Даю пример реализации простой цифровой ФАП первого порядка, т.е. слежение за фазой.  DPLL.ZIP ( 61.06 килобайт ) Кол-во скачиваний: 413
В чистом виде этот пример врядли подойдет. Это скорее описание идеи. Хотя и так должна работать. Пример сделан в Active HDL для скорости 9600 бод с шагом подстройки 1/64. Изменить эти параметры, надеюсь, не составит большого труда.

[papasha]

По теории:
1. Шахгильдян В.В. (нынешний ректор МТУСИ) - поиском в Инете. Найдете кучу ссылок на книжки.
2. "Цифровые системы фазовой синхронизации" под ред. М.И. Жодзишского, Москва, "Советское радио" 1980г.