Редакторы VHDL., Кто чем пользуется? Опции

[makc]

Всвязи с недостатками встроенного редактора Xilinx ISE 6.3i возник вопрос - а есть-ли для него достойная альтернатива? И если есть, то какакая и можно-ли ее встроить в оболочку ISE (а не использовать просто как сторонний редактор, который по сообщениям об ошибках от XST на нужную срочку курсор поставить не может).

Пробовал использовать vim, как редактор, который может все. Но не понял, как его правильно интегрировать в ISE (похоже, что никак).

[Mad Makc]

есть.Алдек называется.И редактор, и моделилка в одном флаконе.

[makc]

есть.Алдек называется.И редактор, и моделилка в одном флаконе.

Ну спасибо... А для ксайлинкса? Для интерации в ISE?

Отдельных редакторов - сколько угодно. Кому что больше нравится: UltraEdit, vim и куча других. Но вот как быть с подсветкой ошибок синтаксиса и прочих ошибок?

[vetal]

А зачем интегрировать в ise, ведь можно ise интегрировать в алдек.

[makc]

А зачем интегрировать в ise, ведь можно ise интегрировать в алдек.

А можно в этом месте по-подробнее? Каким образом и что получится в результате?

[vetal]

В пакет встроены скрипты на tcl с помощью которых обеспечивается доступ к настройкам проекта(вы указываете все настройки, и передаваемые файлы), а затем запуск исполнительных модулей с этими настройками. Таким образом осуществляется управление внешней программой(синтезатор, роутер и.т.д.).
Доступ ко всем этим свойствам осуществляется при помощи менеджера маршрута.

[Mad Makc]

А можно ваще всё отдельно.
В альдеке - пишется код, моделируется.
Делается проект синтезатора и ему скармливаются полученные исходники.Результат- нетлист.
Делается проект разводилки -скармливается ему нетлист.Результат -прошивка.
Прошивку льём в ПЛИС-радуемся .

[makc]

Что касается отдельного варианта - то тут все очевидно. И не обязательно выбирать в качестве редактора и симулятора альдек. Но хотелось бы получить добротную интеграцию всего пакета программ, чтобы был единый design flow. Однако ксайлинкс по-моему пока до этого еще не дошел. Какие-то попытки движения в этом направлении делаются, но чуть что - нужно переходить в командную строку и изобретать велосипеды со скриптами и пр. А это как раз то, на что не хочется тратить время. И еще более его жалко тратить, поскольку выйдет новая версия софта и все написанное скорее всего придется переписывать сызнова.

[vetal]

Для интеграции все уже есть - TCL, больше ничего и не нужно, этот язык уже стал для этого стандартом, в любой момент можно что=то добавить(изменить), настроить связи ..

[Mad Makc]

А зачем вам полная интеграция?Или думаете,что она вам съекономит время?Не думаю.По мне,так отладка и моделирование занимают гораздо больше времени,чем тыканье кнопок не в одной программе,а в трёх.

[makc]

А зачем вам полная интеграция?Или думаете,что она вам съекономит время?Не думаю.По мне,так отладка и моделирование занимают гораздо больше времени,чем тыканье кнопок не в одной программе,а в трёх.

А как же время, которое уходит переключение между отладкой и синтезом? На это тоже уходит сполне определенное (иногда довольно приличное) время. Особенно, когда модуль не маленький и время его синтеза весьма ощутимо. Так что это не просто тыканье кнопок в одной или трех программах.

Это можно сравнить с использованием bat-файлов для сборки c-шного проекта с использованием Makefile. Для маленького проектика еще можно написать батник, а вот большой проект требует либо некоторого подобия IDE, которое сделает все за тебя, либо среды, которая заменит собой IDE (make + ... ).

[Mad Makc]

>А как же время, которое уходит переключение между отладкой и синтезом?
действие одын: активируем окно синтезатора.
действие два: жмём кнопку синтезить.
Если необходимо,то немного подкручиваем констрейны.

У меня занимает от силы полминуты.
Правда в начале работы нужно настроить проект синтезатора.Но это операция единичная и занимает не так уж много времени.

Или мы разное время считаем?

[makc]

>А как же время, которое уходит переключение между отладкой и синтезом?
действие одын: активируем окно синтезатора.
действие два: жмём кнопку синтезить.
Если необходимо,то немного подкручиваем констрейны.

У меня занимает от силы полминуты.
Правда в начале работы нужно настроить проект синтезатора.Но это операция единичная и занимает не так уж много времени.

Или мы разное время считаем?

Считаем-то мы одно и то же время, но если следовать приведенным цифрам, то каждая итерация, включающая в себя модификацию исходника и новый синтер будет занимать около полуминуты. Кажется мало, но ведь итераций может быть очень много. Особенно, если ошибка нетривиальная и найти ее непросто. Вот тут-то и нужна хорошая интеграция. Она может сократить время, уходящее на выполнение операций модификация-синтез-получение результатов моделирования.

[Victor®]

что касается именно редакторов - посмотрите на PRISM или на ConTEX

[ucf]

По поводу UltraEdit'а скажу, что у него есть штатная подсветка синтаксиса.
В его настройках имеется указание на файл WORDFILE.TXT, где хранится подсветка. Добавьте в конец файла содержимое из файла vhdl.txt для синтаксиса VHDL. Поправьте номер /L20 на последний свободный /L10.
А файлы с разными синтаксисами свободны на сайте UltraEdit'а.
Пользуюсь несколько лет без проблем как внешним редактором. А в ISE в настройке можно сменить текстовый редактор на UltraEdit, CodeWright.

[Angel]

Я раньше использывал редактор CodeWright, а сейчас пользуюсь Vim.

[Anybody]

Я как консерватор, сейчас сижу на связке Aldec AHDL 6.1SP1
Пишу на Verilog, VHDL. И ни какаих проблем не испытываю.
Сам Aldec интегрируется и с квартусом и со всем чем хочеш.
И пробую все связки вплоть до Aldec->Certify->Quartus

[RVlad]

Согласен про Aldec!
На мой взгляд - это один из самых удобных редакторов.
А если учесть (как уже говорилось выше ) что для всех разумных FPGA
у него есть поддержка интеграции с средствами синтеза -- то вывод очевиден,
если позволяет задача, лучше и начинать и вести разработку в среде Aldec.
Кроме того в Aldec неплохо сделана поддержка профайлинга и верификации
(PSL и пр.).

[xdan]

Active HDL в плане набора кода - лучший из того, что видел, кроме того, его сканер понимает груду других языков. Да и все остальное ГУИ в нем да бест. Жалко, что редактор нельзя отцепить от самой среды, симулирует не так как хотелось бы и файлы с диаграммами большие . Хотя для небольших проектов - среда тоже подойдет .

[Borka]

Есть хороший Codewrite (или HDL Turbo Writer), но если не хочеться в нем разбираться и настраивать под проект, самой хорошей альтернативой будет Aditor Pro - очень простой редактор, однако есть все необходимые функции, ну и подсветка, разумеется, на любой вкус...

[xdan]

Codewrite (или HDL Turbo Writer),  Aditor Pro

А быстро закоментить/раскоментить, добавить/удалить табуляцию для тонн выделенного кода в них можно?

Тоже ищу что-нибудь не на пол гигабайта (Active HDL), но просто сканера все же маловато будет, особенно в случае VHDL с его "продвинутой" технологией коментирования кода.

[andrew_b]

Codewrite (или HDL Turbo Writer),  Aditor Pro

А быстро закоментить/раскоментить, добавить/удалить табуляцию для тонн выделенного кода в них можно?

HDL Turbo Writer и Aditor Pro в глаза не видел --- не знаю, а в Codewrite можно.

[makc]

Как оказалось, gvim доступный на www.vim.org, можно очень хорошо интегрировать в Xilinx ISE. Т.е. он будет запускаться, для каждого нового файла открывать подокно и ставить курсор на нужную строчку. Получается очень удобно, в особенности если есть привычка пользоваться vim'ом.

Я использовал gvim 6.3.
Для интеграции в ISE нужно прописать строчку редактора следующего вида:
"D:\Program Files\Vim\vim63\gvim.exe" --servername gXILINX --remote-silent +"<C-\><C-N>$2gg" $1
Нужно только правильно исправить путь к исполняемому файлу.

Кроме того, чтобы все было хорошо и правильно открывалось прилагаю файл инициализации vim. Его нужно переписать в свою домашнюю директорию.

Прикрепленные файлы

 .vimrc.rar ( 1.25 килобайт ) Кол-во скачиваний: 46

 

[BSV]

Я пользуюсь UltraEdit'ом (10.10b). Как уже было ранее замечено, он без труда интегрируется в ISE, а для того, чтобы научить его синтаксис VHDL подсвечивать (в достаточном для меня объеме) понадобилось максимум полдня (кстати я его и на UCF науськал). Особенное восхищение вызывает возможность закомментировать выделенный блок и еще режим вертикальных блоков (кто пытается писать с отступами, тот меня поймет). А кроме того не VHDL-ем же единым, С, HTML и т.д. и т.п. По-моему, must have.

Желающим могу выложить куски вордфайла.

[Epikur]

BSV - А можно подробнее про комментирование отдельных блоков? (Если ты только не имеешь ввиду Fold).
А то уж очень не хватает VHDL команды /* и */.

[BSV]

BSV - А можно подробнее про комментирование отдельных блоков? (Если ты только не имеешь ввиду Fold).
А то уж очень не хватает VHDL команды /* и */.

К сожалению обрадовать не могу - нет такого варианта комментария в VHDL. Но UltraEdit умеет ставить комментарий в каждой строке выделенного блока и убирать.

[DLR]

Я пользуюсь UltraEdit'ом (10.10b). Как уже было ранее замечено, он без труда интегрируется в ISE, а для того, чтобы научить его синтаксис VHDL подсвечивать (в достаточном для меня объеме) понадобилось максимум полдня (кстати я его и на UCF науськал). Особенное восхищение вызывает возможность закомментировать выделенный блок и еще режим вертикальных блоков (кто пытается писать с отступами, тот меня поймет). А кроме того не VHDL-ем же единым, С, HTML и т.д. и т.п. По-моему, must have.

Желающим могу выложить куски вордфайла.

Я был бы благодарен... (вышли на RU3DLR@mail.ru)

[DeadMoroz]

Я пользуюсь связкой ActiveHDL->SynplifyPro->Quartus. Недостаток такой: Quartus обновляют побыстрее Aldeca, поэтому возникает проблема совместимости библиотек (например, в случае использования элементов, сгенерированных визардом Quartusa). А так вполне удобно и вместо Quartusa можно поставить ISE.

[Yra]

Я поначалу тоже маялся с подключением UltraEdit к ISE, но потом понял, что много времени уходит на переключение окон. Что касается табов - во встроенном редакторе их тоже можно заменять пробелами.
Что касается временного моделирования, последнее время я им всё реже пользуюсь (хватает функционального ... почти всегда), что резко сокращает время итерации. Причём я не запускаю при каждой итерации моделсим, а в командной строке моделсима ввожу последнюю исполеннную команду (благо он их запоминает). Таким образом время итерации : Отредактировать - симульнуть занимает порядка минуты.

[Serega Doc]

Я пользуюсь связкой ActiveHDL->SynplifyPro->Quartus. Недостаток такой: Quartus обновляют побыстрее Aldeca, поэтому возникает проблема совместимости библиотек (например, в случае использования элементов, сгенерированных визардом Quartusa).

Внутри самого квартуса есть все библиотеки. Просто их надо подключить к ActiveHDL. И далее все заработает на УРА.

Я моделирую любой LPM блок в ActiveHDL 6.1 Хотя квартус 4.2 SP1

[id_gene]

для VHDL отличный парсер встроен в Emacs. С отслеживанием вводимого текста и дополнения соотвествующих конструкций. и еще отличная beautify фича для готовых файлов.
Интерфейс на любителя... привыкать относительно долго
А подключение к внешним прогрммам я не использовал (под вин).
Codewright - мой текущий выбор (для верилога)