Частичное выравнивание длин в ExpeditionPCB 2005 Опции

[Torero]

При трассировке DDR памяти столкнулся со следующей ситуацией:
Цепи идут от плис к микросхеме памяти, а затем на подтягивающие резисторы, длины всех трасс от плис до памяти должны быть выровнены, длины трасс от памяти до резисторов не имеют значения.
Если проложить цепь только от плис до памяти, и при этом не выкладывать на плату подтягивающий резистор, то цепи выравниваются по длине нормально. Но перед выравниванием есть необходимость хотя бы частично проложить трассы в направлении резисторов, но при этом трассы перестают выравниваться по длине.
Как сделать так что бы трассы выравнивались только на требуемом участке, и при этом не учитывалась длина проводников идущих до резисторов?

[fill]

При трассировке DDR памяти столкнулся со следующей ситуацией:
Цепи идут от плис к микросхеме памяти, а затем на подтягивающие резисторы, длины всех трасс от плис до памяти должны быть выровнены, длины трасс от памяти до резисторов не имеют значения.
Если проложить цепь только от плис до памяти, и при этом не выкладывать на плату подтягивающий резистор, то цепи выравниваются по длине нормально. Но перед выравниванием есть необходимость хотя бы частично проложить трассы в направлении резисторов, но при этом трассы перестают выравниваться по длине.
Как сделать так что бы трассы выравнивались только на требуемом участке, и при этом не учитывалась длина проводников идущих до резисторов?

Создать правила для участков цепей. Т.е. если в CES, то смотрите:
http://www.megratec.ru/download/163/168/?

Создание последовательности соединений в одной из цепей DDR, формирование пар выводов, задание ограничений по длинам и выравниванию длин. Создание шаблона ограничений по настройкам этой цепи и применение его к остальным подобным цепям. Задание переменной выравнивания для байта шины через запуск VBScript.