easic - кто-нибудь располагает информацией что это?, типа как гибрид ПЛИС и БМК Опции

[yes]

http://www.easic.com/index.php?p=nextreme_desc

[Primer]

Структурированный ASIC, если дословно. В общем, я не вижу особой разницы с БМК - разводка предопределенных на кристалле элементов несколькими свободными металлами. Могут различаться по степени "детализации" составных элементов, от одиночных транзисторов до мультиплексоров, триггеров. Дешевле чем ASIC, дороже, чем FPGA и требует примерно такого же САПР, что и ASIC.
В приведенном примере предлагается дополнительное удешевление за счет нанесения рисунка лучом прямо на пластину, без изготовления шаблона. Приятно, что прогресс идет :-).
Поищите "Structured ASIC" - уверен, найдете много инфы..

[sheh]

Не хотел начинать новую тему, вопрос в принципе тотже.

Кто нибудь делал проекты на кристаллах фирмы eASIC?

Я так понял, можно купить кристаллы SL серии и работать с ним как с обычной SDRAM FPGA
(тоесть - field programmable). Затем, отладив проект, заказать серию DL и получить в течении 3-4 недель микросхему выигрывающюю вобщемто по всем параметрам у FPGA (цена, потребление, размеры и т.д.).
Маршрут проектирования очень похож на проектирование под FPGA. Тоесть переход с FPGA на структурированый ASIC второго поколения не превратиться в катастрофу.
К томуже все фичи которые есть в современных FPGA присутствуют и в eASIC (DLL, PLL, DSP, трансиверы и т.д.).

Изложенное мной почерпнул здесь:
http://russianelectronics.ru/review/2189/doc8625.phtml
http://www.easic.com

Даже и незнаю, что думать...

Чуствую, что в в чемто есть подвох, о котором молчать рекламные статьи, но не вижу в чем.

Помогите разобраться.

[yes]

Помогите разобраться.

разбираться проще может быть с Альтеровской хардкопи
там весь флоу в документах описан, а смысл вроде бы тот же

сам с eASIC/Hardcopy дела не имел

[sheh]

разбираться проще может быть с Альтеровской хардкопи
там весь флоу в документах описан, а смысл вроде бы тот же

сам с eASIC/Hardcopy дела не имел

Кстати интересно былобы сравнить Hardcopy, либо EasyPath от Xilinx c eASIC, по различным параметрам цена, потребление, удобство и тд.

И попутно вопрос: при каких объемах произвадства становиться выгодно реализовывать кристалы в виде полностью заказного ASIC?

Поделитесь опытом.

Просто на данный момент уменя как раз такая задача:
Есть прототип на FPGA (Xilinx) со всеми вытекающими (стоимость, потребление), появилась идея перенести проект во что либо менее тежеловесное. варианта собственно 3: EasyPath, eASIC, ASIC.
размер партии врятли привысит 100 тыс кристаллов.
В чем я не прав?


Есть ли смысл покупать недешевый софт и оплачивать так же не дешевое производство, если можно с помощью замечательно компании eASIC получить примерно такой же кристалл за более короткое время и меньшую стоимость.

[qqq_max]

ASIC:
- время(от 6 месяцев), затраты на разработку-производство - дорого, подбор дизайн центра и налаживание взаимопонимания)
+ маленькое потребление, небольшие размеры чипа, самое высокое быстродействие, корпус на ваш выбор и ваши деньги, оплачивается стоимость партии микросхем

eASIC
- размеры чипа и корпус - из предложенной линейки, оплачивается стоимость каждой микросхемы, выше потребление(vs ASIC), меньше быстродействие(vs ASIC),
+ затраты на разработку-производство ощутимо дешевле ASICа, меньше потребление(vs FPGA), выше быстродействие(vs FPGA), время(>6 месяцев)

EasyPath
- по потреблению и быстродействию - таже FPGA
+ меньше цена, самое быстрое время изготовления

Т.е. если надо сильно уменьшить цену, потребление, размеры и увеличить быстродействие - ASIC

немного уменьшить мощность(3-4раза), размеры, уменьшить цену - eASIC

Сильно торопитесь и хотите сэкономить - EasyPath

Чем более объемная FPGA, тем больше выигрыш во всем

Сообщение отредактировал qqq_max - Aug 28 2008, 16:54

[dvladim]

qqq_max
Остается 2 вопроса:
1. Если есть данные проведите сравнение с HardCopy (Altera).
2. Для каких объемов цена на изделие примерно одинакова. В каждом из случаев.

[sheh]

ASIC:
- время(от 6 месяцев), затраты на разработку-производство - дорого, подбор дизайн центра и налаживание взаимопонимания)
+ маленькое потребление, небольшие размеры чипа, самое высокое быстродействие, корпус на ваш выбор и ваши деньги, оплачивается стоимость партии микросхем

eASIC
- размеры чипа и корпус - из предложенной линейки, оплачивается стоимость каждой микросхемы, выше потребление(vs ASIC), меньше быстродействие(vs ASIC),
+ затраты на разработку-производство ощутимо дешевле ASICа, меньше потребление(vs FPGA), выше быстродействие(vs FPGA), время(>6 месяцев)

EasyPath
- по потреблению и быстродействию - таже FPGA
+ меньше цена, самое быстрое время изготовления

Т.е. если надо сильно уменьшить цену, потребление, размеры и увеличить быстродействие - ASIC

немного уменьшить мощность(3-4раза), размеры, уменьшить цену - eASIC

Сильно торопитесь и хотите сэкономить - EasyPath

Чем более объемная FPGA, тем больше выигрыш во всем

Спасибо за разъяснение.
А Вы сами делали проекты на eASIC?
Если да, то как обстоит дело с покупкой их кристаллов?
время производства Вы указали >6 недель, это из личного опыта?

Кто нибудь покупал отладочную плату:
http://www.easic.com/index.php?p=nextreme_arm926ej

Какие впечатления?

[Kopart]

Есть прототип на FPGA (Xilinx) со всеми вытекающими (стоимость, потребление), появилась идея перенести проект во что либо менее тежеловесное. варианта собственно 3: EasyPath, eASIC, ASIC.
размер партии врятли привысит 100 тыс кристаллов.

100 тысяч это уже момент сильно снизить стоимость обычной микросхемы у Altera/Xilinx.
А Хардкопи или Изипасс это еще дает демпинг в цене на стороне производителя.

У меня есть мнение, что эти Хардкопи или Изипасс микросхемы получаются значительно выгодней, тк не нужно тестировать все цепи в как обычной микросхеме, а также для конретной прошивке можно сбывать запасы "несколько" бракованных микросхем ПЛИС (тк на этот проект брак кристалла не оказывает влияния). Только не знаю примерных цифр выходда годных по разным производителям, но по определению он имеет место быть. Вопрос только в проценте, и из этого скорей всего и формируется маркетингавая цена на конкретную поставку под текущую прошивку.

[qqq_max]

to sheh
виноват <6месяцев, если сотрудничать с нуля..

Опыта создания нет. Мы вели переговоры с eASIC, Altera, Xilinx, NEC в 2006, но в итоге решили делать обычный ASIC из-за гораздо меньшего потребления и меньших размеров.

цены 2006-го
HardCopy:
"The NRE for the HC220F672 device is $275K and for the HC240F1020 is $325K. The unit prices depend on the unit volumes. Starting prices for 10K units a year is approximately $80 for the HC220F672 and approximately $180 for the HC240F1020. These prices do get lower for higher unit volumes"

На eASIC порядок цен тот же.


Так же у многих производителей ASIC есть программы FPGA-to-ASIC, но это отдельная тема.

Для 2006-го с учетом только фактора "цена" для FPGA среднего объема
1) до 5 тыс. выгоднее FPGA или EasyPath
2) 5-50 тыс. по ситуации Str. ASIC или ASIC
3) >50тыс. однозначно ASIC

[sheh]

Так же у многих производителей ASIC есть программы FPGA-to-ASIC, но это отдельная тема.

Меня эта тема очень интересует.
Неподелитесь информацией?

[dvladim]

2 qqq_max
Не вкурсе, при заказе HardCopy Altera требует технологические тесты или сама делает?

[yes]

а про eASIC - чего-то я не понял про SL и DL серию. объясните плиз

я понял так, что трассировку они всегда делают "железно", а LUT-ы всегда загружаемые : то есть eASIC будет нести недостатки и ASIC-a (при обнаружении ошибки будет необходим перевыпуск кристала) и FPGA (для работы требуется конфигурационный девайс и время для начальной загрузки)

или я не прав?

[sheh]

а про eASIC - чего-то я не понял про SL и DL серию. объясните плиз

я понял так, что трассировку они всегда делают "железно", а LUT-ы всегда загружаемые : то есть eASIC будет нести недостатки и ASIC-a (при обнаружении ошибки будет необходим перевыпуск кристала) и FPGA (для работы требуется конфигурационный девайс и время для начальной загрузки)

или я не прав?

Из статьи "«Судный день» для ПЛИС:появление второго поколения структурированных ASic":

"Запатентованная eASIC-технология маршрутизации с помощью масок сокращает сроки производства, сборки и тестирования для структурированных ASIC Nextreme всего до 3—4 недель. Разработчики могут выбрать любой из двух вариантов реализации устройства: SL- или DL-устройство. SL-устройство позволяет реконфигурировать ячейки eCells с использованием внешней флэш-памяти, делая его идеальным вариантом для создания прототипов. В DL-устройстве логические eCells жестко соединены, исключая таким образом использование внешней флэш-памяти, что делает его наиболее эффективным по соотношению цена/качество для производства в больших объемах. При переходе от SL- к DL-устройству повторный анализ временных соотношений или переопределение основных характеристик изделий не требуется."

Статья находится по ссылке:
http://russianelectronics.ru/review/2189/doc8625.phtml

А по этой ссылке картинка - чем SL серия отличается от VL (немогу понять почему в статье написанно про DL):
http://www.easic.com/index.php?p=nextreme_desc

Кстати, внимательно присмотрелся к их 45нметровому Nextreme-2. Монстровые кристаллы.

Странно, что сними практически никто (совсем никто?) не работает.
Наверное вчемто подвох....

[yes]

статьи в журналах никто не рецензирует - то есть при желании можно описать серию ХУL на которой без проблем можно развести Core Duo и заставить его работать на 1ГГц

весь цимус этих eASIC - ов, что они убирают интерконект. возможно, сломав башку, можно придумать как изменив логику ЛУТа изменить баг, но я сильно сомневаюсь в экономической оправданности процесса

то есть смысла использовать programmable LUT при разведенном интерконекте не вижу.

но опять же - может быть если попробую, то пойму, хотя с другой стороны - чтобы попробывать, надо иметь понимание
поэтому наверно и получается, что такую "замечательную штуку" никто не использует