Срочно! Помогите!, Нужна простейшая схема обвязки Spartan-II Опции

[sd1074]

Понимаю, вопрос ужасно глупый, но очень срочно нужна схема, буквально-таки надо через несколько часов уже всё оформить к защите бакалаврской. Как ни странно на сайте Ксайлинкса не нашёл, хотя долго искал. Я понимаю, там надо собственно питание, JTAG. Остальные выходы вроде как настраиваются (кварцевый генератор я подключаю тоже на любой вывод?). Само устройство уже спроектировано практически (VHDL).
Нужна просто самая элементарная схема обвязки! Пож-та не отсылайте никуда, если кому-то не трудно, вышлите уже готовую схему обвязки или ссылку на даташит, где это есть...Реально долго искал, но так и не нашёл =\
И ещё, если не трудно, подскажите семисегментный индикатор, желательно с встроенным дешифратором(чтобы подавать 4 разряда 16тиричного числа), чтобы непосредственно к Плису подключить. То есть чтоб трёхвольтовую логику можно было нормально на вход подать.
Я конечно мог бы и сам найти и выбрать, но тут просто время не позволяет вообще никак! Считаю часы!
Пож-та, выручите!

Сообщение отредактировал sd1074 - Jun 13 2007, 07:44

[Doka]

самое быстрое - взять схему КИТа, выкинув оттуда ненужные расширения обвязки (у Xilinx, к сожалению, на сервере доступны только схемы китов на спартан-3 и выше.. но для вашей задачи пойдёт - в линейке "спартан-3" на одно напряжение питания больше (упрощенно))


схема
перечень элементов



UPD: либо качать для "Spartan-II FPGA" отсюда (нужна бесплатная регистрация)

Сообщение отредактировал Doka - Jun 13 2007, 08:14

[o-henry]

вот еще на opencores.org есть пример A small versatile pci board, using Spartan-II at 200k gates.

ссылка на проект: http://www.opencores.org/projects.cgi/web/pci-board/overview
и конкретно на схему: http://www.opencores.org/projects.cgi/web/...RD-SCH-v1.0.pdf
-------------------------------------------------------------------------------------------------------------------------------
и еще нагуглилась какая-то отладочная плата (со схемой): http://www.xess.com/manuals/xsa-manual-v1_3.pdf

[sd1074]

Спасибо большое, качаю... скоро буду смотреть.

o-henry, схема от Вас просто наичудеснейше мне подходит. Собсно я даже её понимаю.... единственный момент. Там микросхемка XC18V02 - это я так понимаю спец. интерфейс для программирования с JTAG. Ещё я так понял они прямо через PCI программировали тоже... Скажите, если не трудно или вообще может кто-то другой подскажет, как надо подключить выводы микросхемки XC18V02, схема:
http://www.opencores.org/projects.cgi/web/...RD-SCH-v1.0.pdf
чтобы просто программить через JTAG. Ибо PCI тут вообще мне никак...

Буду благодарен, если ещё кто-нибудь даст схему.

Сообщение отредактировал sd1074 - Jun 13 2007, 09:47

[o-henry]

XC18V02 - это ПЗУ, из которого FPGA при старте загружает конфигурацию.
сама XC18V02 программируется по JTAG.
Варианты подключения XC18V02 к FPGA приведены в этой апноте: http://direct.xilinx.com/bvdocs/publications/ds026.pdf

[sd1074]

Ух, ещё раз премного благодарен!