реклама на сайте
подробности

 
 
> Деление потока данных на 8 каналов., их регистрация
Vicky
сообщение Apr 25 2005, 14:59
Сообщение #1





Группа: Новичок
Сообщений: 7
Регистрация: 21-04-05
Из: Latvia, Riga
Пользователь №: 4 375



Здравствуйте!
Вопрос такой:
Встречалось ли Вам устройство, реализованное при помощи Xilinx, Virtex - II, которое бы делило поток данных (500-1000KHz) на 8 каналов.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 5)
DLR
сообщение Apr 27 2005, 05:55
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 384
Регистрация: 15-03-05
Из: г. Москва
Пользователь №: 3 371



Вообще то в реальности я с такими устройствами не встречался, но эту проблему, как мне кажется, можно лего решить.

Возьмем условие что входной и N выходных потоков будут одноразрядными. (Для нескольких разрядов ничего не изменится!) Тогда по сути это сдвиговый регистр, в который заносится N - разрядов, и после полного занесения из него читается в триггера каждого из N каналов, далее опять занесение в регистр N разрядов и т.д.
Go to the top of the page
 
+Quote Post
Mad Makc
сообщение Apr 27 2005, 07:06
Сообщение #3


Местный
***

Группа: Свой
Сообщений: 244
Регистрация: 2-10-04
Из: Мухосранска
Пользователь №: 763



Встречалось устройство,которое делило поток 60 Мб/с на 26 каналов,которые были собраны в 3 группы с разными скоростями.
Go to the top of the page
 
+Quote Post
Vicky
сообщение Apr 27 2005, 15:02
Сообщение #4





Группа: Новичок
Сообщений: 7
Регистрация: 21-04-05
Из: Latvia, Riga
Пользователь №: 4 375



Цитата(Mad Makc @ Apr 27 2005, 10:06)
Встречалось устройство,которое делило поток 60 Мб/с на 26 каналов,которые были собраны в 3 группы с разными скоростями.
*


Спасибо. Но нужно именно 8 параллельных каналов. Да и поток данных до 1 GHz.
Go to the top of the page
 
+Quote Post
Vicky
сообщение Apr 27 2005, 15:07
Сообщение #5





Группа: Новичок
Сообщений: 7
Регистрация: 21-04-05
Из: Latvia, Riga
Пользователь №: 4 375



Цитата(DLR @ Apr 27 2005, 08:55)
Вообще то в реальности я с такими устройствами не встречался, но эту проблему, как мне кажется, можно лего решить.

Возьмем условие что входной и N выходных потоков будут одноразрядными. (Для нескольких разрядов ничего не изменится!) Тогда по сути это сдвиговый регистр, в который заносится N - разрядов, и после полного занесения из него читается в триггера каждого из N каналов, далее опять занесение в регистр N разрядов и т.д.
*


Спасибо!
Возможно ли смодулировать это устройсво в "Xilinx Foundation"? Или лучше использовать System View (или другую подобную)?
Go to the top of the page
 
+Quote Post
Genn
сообщение Apr 28 2005, 03:23
Сообщение #6


Участник
*

Группа: Свой
Сообщений: 48
Регистрация: 14-04-05
Пользователь №: 4 146



Если входной поток данных битовый, то обратите внимание на семейство Virtex-2pro (можно взять самую младшую из ПЛИС XC2VP2 - в ней нет встроенного процессора Power PC), в котором есть скоростные приемопередатчики "Rocket I/O" (до 3,2 Гбит/с). Внешний интерфейс у них последовательный, а внутренний (внутри ПЛИС) - параллельный.
Ширина внутренней шины варьируется от 8 до 64 (в зависимости от конфигурирования блока). Разобраться с таким (получившимся после преобразования) потоком данных на параллельной шине - дело техники.
Использование его должно решить вашу проблему.
Думаю, что все у вас получиться.
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 19th July 2025 - 13:25
Рейтинг@Mail.ru


Страница сгенерированна за 0.01377 секунд с 7
ELECTRONIX ©2004-2016