ПЛИС на шине памяти Опции

[brumal]

Приветствую!
Не знаю в тот ли раздел пишу, но всё-же:
как лучше сделать подключение ПЛИС к шине памяти ARM'а:
1) Подключить ПЛИС и память параллельно
2) Подключить ПЛИС на шину памяти процессора, а саму память подвесить к ПЛИСу.

Вариант 1 кажется несколько сложным, вариант 2 - пугает использованием большого числа ног и внутренней логики ПЛИСа.
Какой из вариантов чаще применяется на практике? Может есть какой-нить application note по этому поводу который стоит почитать?

[aaarrr]

Вариант 1 кажется несколько сложным

ИМХО, это вариант 2 чересчур сложен.
Вешайте ПЛИС параллельно, дайте ей свой CS и все.

[rv3dll(lex)]

Приветствую!
Не знаю в тот ли раздел пишу, но всё-же:
как лучше сделать подключение ПЛИС к шине памяти ARM'а:
1) Подключить ПЛИС и память параллельно
2) Подключить ПЛИС на шину памяти процессора, а саму память подвесить к ПЛИСу.

Вариант 1 кажется несколько сложным, вариант 2 - пугает использованием большого числа ног и внутренней логики ПЛИСа.
Какой из вариантов чаще применяется на практике? Может есть какой-нить application note по этому поводу который стоит почитать?

ставил циклон на шину памяти 9го арма
всё замечательно работает - только с топологией надо поответственнее чем всё короче тем лучше - плис при этом работает в режиме статической памяти

на плис надо завести адреса данные цс рд и вр

хотя цс вещь в себе - она в арме сделана чтобы без учёта старших адресов работать - если завести все адреса то он не нужен - можно сделать этот дешифратор внутри плис

[sazh]

на плис надо завести адреса данные цс рд и вр

Обязательно oe_n_arm. cs иногда очень специфически формируется.

[aaarrr]

хотя цс вещь в себе - она в арме сделана чтобы без учёта старших адресов работать - если завести все адреса то он не нужен - можно сделать этот дешифратор внутри плис

Все 32 линии адреса никто не выводит.

Обязательно oe_n_arm. cs иногда очень специфически формируется.

А что такое "oe_n_arm"? И в чем специфика формирования CS?

[sazh]

Все 32 линии адреса никто не выводит.
А что такое "oe_n_arm"? И в чем специфика формирования CS?

Один провод на сигнал записи, чтения. Подробных временных диаграмм обычно нет.
При переходе из цикла записи в цикл чтения (Или наоборот, точно не помню) возможна длительность cs в два цикла обмена (помню, у ребят без сигнала oe на 7 арме были проблемы с потерей информации)
В любом случае, если в стандартной временной диаграмме есть сигнал oe, значит он должен участвовать в дешифрации адреса.

[aaarrr]

При переходе из цикла записи в цикл чтения (Или наоборот, точно не помню) возможна длительность cs в два цикла обмена (помню, у ребят без сигнала oe на 7 арме были проблемы с потерей информации)

Вы хотите сказать, что CS не снимался между циклами записи и чтения или наоборот? Так где здесь криминал?

Опять таки, все зависит от реализации контроллера памяти у конкретного кристалла конкретного производителя и ко всем ARM'ам в целом не применимо.