реклама на сайте
подробности

 
 
> Моделирование цифровых схем, Моделирование цифровых схем
kleruoi
сообщение Sep 22 2008, 13:25
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 79
Регистрация: 26-01-08
Из: Новосибирск
Пользователь №: 34 444



Мне нужно смоделировать цифровую схему, используя языки Verylog, VHDL.
Собрать на VHDL, деконструировать.Собрать на Verylog.
Какие продукты от CADENCE придется использовать?
Где их достать?
Извиняюсь, за возможную некорректность поставленного вопроса.
Пояснения будут.

Сообщение отредактировал kleruoi - Sep 22 2008, 13:26
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 3)
musa
сообщение Oct 3 2008, 12:08
Сообщение #2


Профессионал
*****

Группа: Свой
Сообщений: 1 033
Регистрация: 26-02-07
Из: Москва
Пользователь №: 25 668



Вообще то лучше это делать в Quartus, MAX+, они специальено под это сделаны.
В них это делается достаточно просто и удобно.
Go to the top of the page
 
+Quote Post
kleruoi
сообщение Oct 6 2008, 18:00
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 79
Регистрация: 26-01-08
Из: Новосибирск
Пользователь №: 34 444



NCVHDL Desktop is a version of the Native Compiled Simulators from Cadence. "Desktop" is a WIndows specific version of the simulator. You want to simulate the netlist so you are going to need a simulator that understands EDIF or VHDL and has the appropriate logic primitives for your design. You may still be able to get a license for NCVHDL Desktop from your local Cadence source but it is a while since this product was updated and it may be end of life now.

You can create an EDIF or VHDL netlist from the Capture netlisters, you then need a simulator. EDIF is probably slightly preferable to VHDL since "ports" are "just ports" in EDIF, in VHDL they have direction properties and these need to match the simulation primitives to ensure success. You may be able to obtain a simulator from your FPGA vendor, this is usually the lowest cost route.

(С) oldmouldy www.cadence.com

В-общем, встроенный симулятор у ORCAD 16 не работает.
Я поставил Active - HDL от ALDEC.
Запустил собранную в ORCAD схему мультплексора.

------------------------
# Allocation: Simulator allocated 1354 kB (elbread=1031 elab2=297 kernel=25 sdf=0)
# 0:59, 7 октября 2008 г.
# Simulation has been initialized
# Selected Top-Level: schematic1 (structure)
run
# KERNEL: Simulation has finished. There are no more test vectors to simulate.

------------------------------------------

Но смогу ли я таким образом, с помощью одного только Active hdl симулировать работу системы на кристалле?

musa, спасибо.

Можно ли с помощью Quartus, MAX+ проверить работу системы на кристалле?
Есть ли в тех системах встроенный Vhdl, verylog компилятор?

P.S. Проблема c отсутствием NCVHDL в ORCAD 16 решается или придется использовать сторонний симулятор?

Сообщение отредактировал kleruoi - Oct 6 2008, 18:21
Go to the top of the page
 
+Quote Post
kleruoi
сообщение Oct 7 2008, 00:48
Сообщение #4


Частый гость
**

Группа: Свой
Сообщений: 79
Регистрация: 26-01-08
Из: Новосибирск
Пользователь №: 34 444



// опечатка:Verilog вместо Verylog
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 23rd July 2025 - 00:00
Рейтинг@Mail.ru


Страница сгенерированна за 0.01386 секунд с 7
ELECTRONIX ©2004-2016