входные буферы логического анализатора, их схемотехника Опции

[Doka]

смотрю описания осциллографов со встроенным логическим анализатором (к примеру Rigol DS10х2CD )
в описании сказано, что максимальный уровень входного напряжения для входов логического анализа = 40В

стало интересно как это может быть реализовано (согласование с уровнем CMOS/TTL-3.3В):
что это?!.. компараторы?
адаптивный порог переключения (порог, настраиваемый как средний уровень напряжения за время наблюдения?) ?

[rloc]

По цифровым линиям скорей всего стоят резистивные делители (например 10:1) для увеличения входного сопротивления и полосы и уменьшения емкости. После делителей стоят компараторы с ручной подстройкой порога.

IV. Настройки канала LA (осциллограф для смешанного типа сигналов)
2. Выбор типа логики цифровых каналов
(1) Нажмите LA -> Threshold и выберите один из логических стандартов или
User. В последнем случае Вы можете самостоятельно определить пороговое
напряжение.
Величина порогового напряжения
ЛОГИЧЕСКИЙ СТАНДАРТ ПОРОГОВОЕ НАПРЯЖЕНИЕ
ТТЛ 1.4В
КМОП 2.5В
ЭСЛ -1.3В
Определяется пользователем от -8В до +8В

[rv3dll(lex)]

насчёт делителей не уверен, а вот компарраторы действительно стоят, только они стоят немеряно(((