Как "зафиксировать" результат на ПЛИС Actel (ProAsic3) ?, чтобы не сыпались отлаженые модули Опции

[savcom]

Кто знает подскажите, как при работе в среде разработке Libero зафиксировать результат трассировки. Проблема простая, в ПЛИС есть несколько функционально независимых блоков, при отладке следующих начинают сыпаться предыдущие. В Quartus такая возможность есть, а здесь не знаю как сделать.

[Shamil]

Кто знает подскажите, как при работе в среде разработке Libero зафиксировать результат трассировки. Проблема простая, в ПЛИС есть несколько функционально независимых блоков, при отладке следующих начинают сыпаться предыдущие. В Quartus такая возможность есть, а здесь не знаю как сделать.

Вот кусочки из Help-а Designer-а:

Incremental Placement
In either standard or timing-driven mode, use incremental placement to preserve the timing of a design after a successful place-and-route, even if you change part of the netlist. Incremental placement has no effect the first time you run layout. During design iteration, incremental placement attempts to preserve the placement information for any unchanged macros in a modified netlist.


Run Route
Select to run the router during Layout. By default, it reflects the current Layout state. If you have not run Layout before, Run Route is checked. Run Route is also checked if your previous Layout run completed with routing failures. If your design has been routed successfully, this check box is cleared.

Incrementally: Select to fully route a design when some nets failed to route during a previous run. You can also use it when the incoming netlist has undergone an ECO. (Engineering Change Order). Incremental routing should only be used if a low number of nets fail to route (less than 50 open nets or shorted segments). A high number of failures usually indicates a less than optimal placement (if using manual placement through macros, for example) or a design that is highly connected and does not fit in the device. If a high number of nets fail, relax constraints, remove tight placement constraints, deactivate timing-driven mode, or select a bigger device and rerun Layout. Also, see the Advanced Layout options for your device.

Может поможет ...
Хотя если у Вас "при отладке следующих начинают сыпаться предыдущие",
то это обычно означает какие то проблемы в проекте (чаще всего не продуманное рапределение глобальных
тактовых частот, в том числе, использование не глобальных линий для тактовых).

[DmitryR]

Вообще-то эта возможность используется в основном для сокращения времени компиляции, так как если при переразводке что-то сыпется - значит, оно плохо сделано. Единственное исключение - маленькие, аццки высокочастотные кусочки, разведенные руками, так что лучше проанализируйте, почему у вас разводка дает нестабильные результаты: какой-то констрейн упущен, что-то асинхронно сделано и т.д.

[pitbool]

Кто знает подскажите, как при работе в среде разработке Libero зафиксировать результат трассировки. Проблема простая, в ПЛИС есть несколько функционально независимых блоков, при отладке следующих начинают сыпаться предыдущие. В Quartus такая возможность есть, а здесь не знаю как сделать.

Есть возможность сделать Designer Block. Вы можете зафиксировать удачно сделаный блок, причем есть возможность использовать его в других проектах. Поройтесь в менюшке Tools, там где выбирается тип микросхемы нужно влепить галочку. Она доступна не для всех типов микросем, но для proasic3 по-моему должна быть. Подробнее смотрите в хелпе.