Правильный выбор ПЛИС для проекта, подскажите аналоги Опции

[Vitaliy_ARM]

Вибираю плисину для проекта.

Ориентировочно нужно:
- около (+/-3000) 16 000 макроячеек.
- 22 LVDS входа.
- Корпус не больше QFP-208 и не BGA.
- Как можно дешевле

Ориентируюсь только в Альтере и то слабовато.
Из всего подхдит циклон 3 EP3C16 в корпусе 240ног, но корпус большой.

Подскажите пожалуйста аналоги у Xilinx и Lattice, на что смотреть?

[iosifk]

Вибираю плисину для проекта.

Ориентировочно нужно:
- около (+/-3000) 16 000 макроячеек.
- 22 LVDS входа.
- Корпус не больше QFP-208 и не BGA.
- Как можно дешевле

Ориентируюсь только в Альтере и то слабовато.
Из всего подхдит циклон 3 EP3C16 в корпусе 240ног, но корпус большой.

Подскажите пожалуйста аналоги у Xilinx и Lattice, на что смотреть?

Правда тут не все, но посмотрите...
http://altera.ru/cgi-bin/go?66
Удачи!

[AJIEKCEu]

У Xilinx надо смотреть линейку Spartan3.
http://www.xilinx.com/support/documentatio...heets/ds099.pdf

Наверное надо смотреть в сторону XC3S200TQ144,XC3S50TQ144.
К сожалению Макроселы не могу перевести в CLB

Насколько оно отличается по ценам - тоже к сожалению не скажу. Есть e-find.

[Vitaliy_ARM]

Правда тут не все, но посмотрите...
http://altera.ru/cgi-bin/go?66
Удачи!

Спасибо, посмотрел. Жаль, что ЭФО не обновляла давно информацию,
даже CICLONE 3 нет в списке. С Lattice, конечно, хотелось бы связываться в последнюю очередь.
Вроде бы как Spartan-3 претендует на эту роль.

У Xilinx надо смотреть линейку Spartan3.
http://www.xilinx.com/support/documentatio...heets/ds099.pdf

Наверное надо смотреть в сторону XC3S200TQ144,XC3S50TQ144.
К сожалению Макроселы не могу перевести в CLB

Насколько оно отличается по ценам - тоже к сожалению не скажу. Есть e-find.

Наверное XC3S700A больше подходит.
Появился еще вопрос, в чем радикальное отличие Spartan-3A и Spartan-3E?
В каком документе можно посмотреть количество LVDS ног у конкретной микросхемы?

[SM]

Подскажите пожалуйста аналоги у Xilinx и Lattice, на что смотреть?

LFXP2-17 есть в PQFP208 (28x28мм). И почему же в последнюю очередь-то связываться?? В некотором смысле эти серии "делают" всех. Например по защищенной флеши внутри и AES.

К сожалению Макроселы не могу перевести в CLB

1 макроцелл = 1LUT + 1триггер

[Vitaliy_ARM]

LFXP2-17 есть в PQFP208 (28x28мм). И почему же в последнюю очередь-то связываться?? В некотором смысле эти серии "делают" всех. Например по защищенной флеши внутри и AES.

Программировали в нашей фирме MachXO LCMXO2280. Проект был большой. Кое как все в нее залезло.
Впечатления от среды ужасные. Плохо определяет ошибки, почему не может скомпилировать проект (это был Level 7.0, может сейчас все изменилось?).
Просто по сравнению с квартусом это ... Наблюдался пороговый эффект. После заполнения проектом больше 2/3 кристалла компилятор отказывался компилировать некоторые конструкции VHDL. Решалось это все танцами с бубном. Чего с квартусом и альтерами сроду не было. Было еще много чудес, всего уже не упомнишь. Конечно возможно с другими плис все совсем не так, но факты тянут на выбор плис этой фирмы в самую последнюю очередь.

[Boris_TS]

Появился еще вопрос, в чем радикальное отличие Spartan-3A и Spartan-3E?

В S3A (по сравнению с S3E) модернизирована система распространения тактовых импульсов. Поддерживается большее количество IO стандартов, VCCAUX может быть 3.3В и, как следствие, поддерживаются LVDS 3.3V и LVPECL 3.3V (input only). Есть версия Spartan-3AN - всё тоже самое что и Spartan-3A, но в том же корпусе расположена и конфигурационная Flash ROM. Не имеет корпуса PQ208, только TQ144. S3A имеют Erata только на ES образцы (в отличии от S3E). Исправлен ряд мелких недоделочек присутствующих в S3E.

Приблизительно так. Для более точной информации загляните в Spartan-3 Generation FPGA User Guide. Обратите внимание, что количество внутренних триггеров = количество Slice * 2 (правда не все эти триггера удастся использовать), а вот LUT возможно использовать все (их количество тоже = количество Slice * 2)

[SM]

Ну вот я работаю с LFXP и перехожу на LFXP2. Левер 7.2, синплифай 9.6.2 - проект забивает кристалл на 89% по слайсам, времянка довольно жесткая. Никаких проблем нет. Проект веду в синплифае. Не квартус, конечно, но в общем впечатления исключительно положительные. И выбор их ПЛИС у меня на равне с альтерой и ксилинксом, а где-то и впереди них.
Главное - не использовать precision - а то и будет такое, что как чуть что, так не лезет, или по констрейнам мимо, или не собирает. Он, прецижн, слишком оптимистично оценки строит пре-раутовые.

Что касается левера - это не есть среда Это тулз для place/route. И он не умеет компилировать ни vhdl, ни verilog. Среда для лэтиса должен быть синплифай, и без вариантов.

[Vitaliy_ARM]

Приблизительно так. Для более точной информации загляните в

Посмотрю. Я так понимаю, предпочтение лучше отдать S3A?

Ну вот я работаю с LFXP и перехожу на LFXP2. Левер 7.2, синплифай 9.6.2 - проект забивает кристалл на 89% по слайсам, времянка довольно жесткая. Никаких проблем нет. Проект веду в синплифае. Не квартус, конечно, но в общем впечатления исключительно положительные. И выбор их ПЛИС у меня на равне с альтерой и ксилинксом, а где-то и впереди них.
Главное - не использовать precision - а то и будет такое, что как чуть что, так не лезет, или по констрейнам мимо, или не собирает. Он, прецижн, слишком оптимистично оценки строит пре-раутовые.

Что касается левера - это не есть среда Это тулз для place/route. И он не умеет компилировать ни vhdl, ни verilog. Среда для лэтиса должен быть синплифай, и без вариантов.

Вот с прицижином мы и долбались . Это кашмар какой-то. Я в лэтисе не специалист, дайте пожалуйста ссылочку для ознакомления с синплифаем 9.6.2. И еще вопрос, как там обстоят дела с библиотеками для DSP, например реализации CIC, FIR фильтров у лэтиса есть?

[AJIEKCEu]

Появился еще вопрос, в чем радикальное отличие Spartan-3A и Spartan-3E?

Да хрен их знает Знаю, что там вроде есть FPGA DNA - вроде уникальный номер, который можно считать внутри загрузки и на этом построить защиту от копирования. Больше принципиальных вещей не знаю. Хотя может они и есть.
От Spartan 3E в свое время отказались, т.к. было сложнее и дороже доставать (по сравнению со спартан3). Хотя это было давно... может чего поменялось.

В каком документе можно посмотреть количество LVDS ног у конкретной микросхемы?

В даташите На спартан3 я вам ссылку дал. Смотрите раздел I/O Capabilities. Для тех мс, которые я указал - всего пользовательских ног - 97, диф пар - 46.

Если 1 макросел = 1лут+1триггер, то вам надо 2000 CLB (8 пар LUT+триггер на CLB). Тогда спартан3 вам уже не подходит (такой объем только в BGA). спартан3е - аналогично.
XC3S700A - видимо тоже не хватит (1472 CLB). Если только XC3S1400A. Но там опять же 256 ног.

[SM]

Вот с прицижином мы и долбались . Это кашмар какой-то.

Ха-ха. Я его попробовал один раз. После синтеза он мне сказал, что 80 мегагерц без вопросов. После PAR... Эта оценка упала до 34 МГц. После чего сразу пинка под зад. Синплифай же если говорит 54 МГЦ, то и после PAR 54 +-один-два, как правило +. (на том же проекте!)

Я в лэтисе не специалист, дайте пожалуйста ссылочку для ознакомления с синплифаем 9.6.2.

Он идет в стартер-едишн с левером. http://www.latticesemi.com/products/design...arter/index.cfm
Ну, и известными путями из известных закромов оно все полное добывается (Вы же "свой").

И еще вопрос, как там обстоят дела с библиотеками для DSP, например реализации CIC, FIR фильтров у лэтиса есть?

А вот это я не знаю. Наверное... Есть нечто под названием sysDSP Library for MATLAB/Simulink / ispLeverDSP - но я не знаю, что это.

[Саша Z]

В догонку SM:
я тоже сижу на Латисе, прошлый проэкт был под MachXO LCMXO2280 который унаследовал от предшестввовавших разработчиков. Чип был примерно на процентов 60-70 забит, не страшно, среда ispLever 7.0, 7.1 затем 7.2, Synplify и Aldec Active-HDL. Проблем не было, хотя тайминги были не критичны. Ведение проэкта особых нареканий тоже не вызывало.
Сейчас делаю прототип другого проэкта, на сей раз протоип отрабатывается на ECP2 (50ый), используется блочная память (EBRs) на примерно 20-30% от ее обьема, пока обьем примерно 40-50% чипа, проэкт еще не закончен, думаю добавиться еще процентов 20. Среда: Левер 7.2 с Синплифай и Active-HDL 8.1. Требования к таймингам есть, но не сильно жесткие. Пока нареканий нет ни в синтезе ни в P&R, хотя такая специфика Латиса как GSR дала попотеть, но это нужно понять один раз, далее все ОК.
Когда проэкт стабилизируется в ECP2 - буду его портировать на XP2, надеюсь будет ОК.

Я предпочитаю Латис Альтере по причине во первых гораздо лучей нашей местной поддержке для мелких клиентов, во вторых - цены.
Xilinx - лучше Альтеры в этом плане (по поддержке мелких клиентов), но цены...
Латисе занимает небольшй процент рынка (у нас по крайней мере) пока, посему стараются поддерживать всех клиентов и отношение адекватное и к мелким.

[Vitaliy_ARM]

В даташите На спартан3 я вам ссылку дал. Смотрите раздел I/O Capabilities. Для тех мс, которые я указал - всего пользовательских ног - 97, диф пар - 46.

Если 1 макросел = 1лут+1триггер, то вам надо 2000 CLB (8 пар LUT+триггер на CLB). Тогда спартан3 вам уже не подходит (такой объем только в BGA). спартан3е - аналогично.
XC3S700A - видимо тоже не хватит (1472 CLB). Если только XC3S1400A. Но там опять же 256 ног.

В общем сейчас оцениваю спартан 3А по этой таблице:
Logic Cells для XC3S700A по нему 13K. Правда корпус BGA-й.

Эскизы прикрепленных изображений

 

[SM]

Кстати из лэтисов еще есть ECP2-20 (например LFE2-20E-5Q208C или секурная LFE2-20SE-5Q208C ) - тоже PQFP-208 и 20К лутов за ~$40-42. Но без флеша внутри. Против LFXP2-17E-5QN208C с флешом, но 17K лутов, за те же деньги. Цена розничная разумеется.

[Vitaliy_ARM]

Ха-ха. Я его попробовал один раз. После синтеза он мне сказал, что 80 мегагерц без вопросов. После PAR... Эта оценка упала до 34 МГц. После чего сразу пинка под зад. Синплифай же если говорит 54 МГЦ, то и после PAR 54 +-один-два, как правило +. (на том же проекте!)

Понятно. Значит не все потеряно
Мне надо чтобы был обмен на ногах около 200МГц, лэтис такое позволит?