Поделить частоту на 2.5 Опции

[paskal]

Нужно цифровой клок около 30 МГц поделить на 2.5 (из 30 должно получится 12 МГц).
Т.е. если сигнал на входе:
┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌┐┌
┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘└┘
То на выходе надо получить:
┌────┐.........┌────┐.........┌────┐.........┌
┘.........└────┘.........└────┘.........└────┘

Желательно сделать на стандартной логике 1554, хотя в крайнем случае можно на ПЛИС. Помогите придумать схему попроще, чтоб микросхем не слишком много получалось.

[Vishv]

Ну если попроще - то примерно так:
1. Формируете короткие стробы (одновибратором) по обоим фронтам клока получаете стробы с частотой 60 МГц
2. Получившиеся стробы делите на счетчике на 5 - получаете 12 МГц.
Предупреждаю сразу - о точности фазовых соотношений с исходным клоком можно забыть.
Логика 1554 должна потянуть.

[paskal]

Предупреждаю сразу - о точности фазовых соотношений с исходным клоком можно забыть.
Логика 1554 должна потянуть.

Насколько я понял - эта точность не хуже пол-периода исходного сигнала? Но тогда для полученного это будет уже 1/5 периода, что не так уж плохо. Для тактирования AVR думаю сойдет.

[=AK=]

Нужно цифровой клок около 30 МГц поделить на 2.5 (из 30 должно получится 12 МГц).

Умножить частоту на 2 и поделить на 5. Или умножить на 4 и поделить на 10. И т.д.

Желательно сделать на стандартной логике 1554, хотя в крайнем случае можно на ПЛИС. Помогите придумать схему попроще, чтоб микросхем не слишком много получалось.

Ищите специализированные чипы у National Semiconductors, Analog devices, Texas Instruments, Cypress, и т.д. Таких чипов много, поэтому придется потратить время, чтобы выбрать наиболее подходящий под вашу задачу.

[jam]

Нужно цифровой клок около 30 МГц поделить на 2.5 (из 30 должно получится 12 МГц).

Если мне память не изменяет, такая схема была в книжке "Handbuch TTL und СMOS " Eberhard Kuehn - но сейчас у меня её нету и в сети тоже не видно, помню, что там два тригера и логика.

Причина редактирования: Нарушение п.3.4 Правил форума.

Эскизы прикрепленных изображений

 

[АНТОН КОЗЛОВ]

Vishv внятно объяснил что к чему. и фатерляндский язык для чтения "Handbuch TTL und СMOS можно не учить.

[СветLANa]

Как умножить на два...
http://www.vt1.ru/mc/57.html

[тау]

счетчик 74AC193 поставьте и резистор 150 Ом.
Приведенная схема на 3 мГц. А у Вас больше.
ежели чё- я не виноват, Это просто мысли вслух.

Эскизы прикрепленных изображений

 

[MrYuran]

А можно ничего не умножать, а просто учесть, что передний фронт новой частоты ставится по переднему входной, а задний - по заднему.
Это если симметричный меандр нужен. А если не обязательно - тогда ещё проще.
Положительный импульс - 2 такта, нулевой - три.
Или наоборот.
Конечно, проще как сказали раньше (в том смысле, что мозг напрягать не надо), однако 60МГц на советской логике - это экстрим.
Да и 30 не подарок. Вот на плисах - запросто.

[sazh]

Желательно сделать на стандартной логике 1554, хотя в крайнем случае можно на ПЛИС. Помогите придумать схему попроще, чтоб микросхем не слишком много получалось.

В поисковике поискать. Но это не хорошо. В разделе программируемой логики можно поискать. Сколько копий обломано.

Прикрепленные файлы

 UnusualClockDeviders.zip ( 31.78 килобайт ) Кол-во скачиваний: 48

 

[dimka76]

А можно ничего не умножать, а просто учесть, что передний фронт новой частоты ставится по переднему входной, а задний - по заднему.
Это если симметричный меандр нужен. А если не обязательно - тогда ещё проще.
Положительный импульс - 2 такта, нулевой - три.

Так вы поделите на 5, а надо на 2.5.
Если подкорректировать вашу идею, то надо так: положительный импульс - 2 фронта, нулевой - три.

[MrYuran]

Так вы поделите на 5, а надо на 2.5.

Сорри, я на приложенную картинку посмотрел.
А ведь там действительно на 5 делится!

[paskal]

Прикрепленный файл UnusualClockDeviders.zip ( 31.78 килобайт )

Вот это самый подходящий вариант, а то умножать до 60 МГц, да еще короткими пичками выглядит слишком жестоко. Я и сам уже начал изобретать нечто подобное, но у меня слишком сложно получилось.

Сорри, я на приложенную картинку посмотрел.
А ведь там действительно на 5 делится!

Да, тут я неправ, на картинке деление на 5 нарисовал по ошибке.

[Mike]

Можно использовать исключающее ИЛИ, т.е. надо в зависимости ит состояния делящих тригеров поменять полярность управляющего импульса на входе, подав "1"на один вход исключающего ИЛИ и такты на другой, а в следующем состоянии нодать "0", когдато я так делал делитель на 1.5 думаю что на 2.5 не сложнее.

[st232bd]

В любом случае фронт дрожать будет, с точностью до ассиметрии входного меандра, и разброса задержек элементов. В 74 серии для этой цели микросхема есть, пролистайте датабуку на 74HC/HCT4046A (SN74LV4046 пошустрее, но texas поленился схему включения нарисовать). Пару резисторов и конденсаторов навесить, и счётчики добавить.

Если можно плис использовать и выходная ассиметрия допустима, кроме FPGA со встроенными синтезаторами есть Xilinx CoolRunner CPLD, малюпусенькие с DDR триггерами, остается делитель на 5 собрать, типа закольцованного сдвигового регистра 5 битного с 2 установленными битами например.

[paskal]

Этот клок мне нужен для тактирования ATMEGA. Думаю дрожание фронта на несколько наносекунд не должно мешать.
Полуинтуитивно накатал одну схему. Входная частота подается на clk, выходная деленная на 2.5 снимается с out. Выходит 2 корпуса + инвертор:



Но при моделровании в максплюсе наблюдаются иголки 5 нс. А если я ее делаю на рассыпной логике, иголок не будет?

[Herz]

Будут.
[attachment=39136:Clipboard02.jpg] [attachment=39137:Clipboard03.jpg]

Скажите уже правду - зачем всё это нужно? Зачем МК именно эта определённая частота тактирования и почему её нужно получать непременно из 30МГц?

[Vishv]

Если сделаете на "рассыпухе" может быть и не будет (особенно если плату сделаете откровенно плохо!).
Если позволите замечание "старого ворчуна" - приложенная схема абсолютно "нечитабельная" - соответственно при запуске в производство (я конечно догадываюсь, что это Вы делаете для себя, однако к четкости документации лучше привыкать "с младых ногтей") получите массу лестных замечаний.....увы!

[SM]

Вот так это делается, без всяких там DDR-триггеров. И постоянная скважность. А уж на плисе или на рассыпухе... Вопрос открытый.

Код

module div25 (clk, out);
input clk;
output out;

reg [2:0] cntr;
reg mux_reg;
reg neg_reg, pos_reg;

always @(posedge clk)
  if (cntr[2])
    cntr <= 3'h0;
  else
    cntr <= cntr + 1'b1;
    
always @(posedge clk)
  mux_reg <= cntr[1];

always @(negedge clk)
  neg_reg <= (cntr == 3'h3);

always @(posedge clk)
  pos_reg <= (cntr == 3'h0);

assign out = mux_reg ? neg_reg : pos_reg;

endmodule

Если дрожание пофигу, то просто делитель на пять (счетчик от 0 до 4), и дальше на "ИЛИ" для значений счетчика 0 и 3 (или 4 и 2, или 3 и 1)

[paskal]

Будут.

Скажите уже правду - зачем всё это нужно? Зачем МК именно эта определённая частота тактирования и почему её нужно получать непременно из 30МГц?

Если уж говорить правду, то не 30 МГц, а 29.97
Я делаю пульт для проверки электронной схемы лазерного дальномера. У пульта 2 основных функции: выдача тестовых импульсов с заданным временным интервалом, и обмен по UARTу на скорости 115.200. В пульте есть готовый генератор 29.97 МГц. Хочу обойтись только контроллером (авр), без ПЛИС.
Так вот. Если затактовать авр частотой 29.97/2.5, он сможет выдавать импульсы с таким временным интервалом, что будут кратны 25 метрам.
Что касается УАРТа, то если эту же частоту делить на 8 (это аппаратный делитель), потом программным делителем на 13, то получится с огромной точностью 115.2. Таким образом я обойдусь только контроллером и некоторой обвязкой из логики.

А теперь вы скажите правду. Про иголки вы говорите исходя из опыта, или только из учебника?
Вопрос этот не праздный, потому что я было дело пытался получить короткие пички задерживая фронты вентилями и сталкивая затем через 2И-НЕ. Если по учебнику, так можно подать на один вход фронт без задержки, на другой через инвертор. Инвертор чуть задержит фронт, на выходе 2И-НЕ будет короткий всплеск. А делал я это на логике 74АС. Так фиг вам. Даже 3 инвертора на задержку не дают импульса, хотя на осциллографе видно что задержка имеется.
Учебник что вы показали старый. ТТЛ там понимается 155, 555 серии, а КМОП - 176, в лучшем случае 561. А современная скоростная логика возможно и по другому себя поведет.

Если позволите замечание "старого ворчуна" - приложенная схема абсолютно "нечитабельная" - соответственно при запуске в производство (я конечно догадываюсь, что это Вы делаете для себя, однако к четкости документации лучше привыкать "с младых ногтей") получите массу лестных замечаний.....увы!

Схема как раз идет в производство
А то что она так выглядит - это потому что рисовал в максплюсе для логического моделирования. А "боевой" вариант я рисую на работе уже в соответствии с гостами.

[SM]

Про иголки - это Вы сами начертите на бумаге диаграммы всех сигналов в правильном масштабе времени, беря все задержки из документации на используемые микросхемы, и смотрите - если два фронта на входе логики слишком рядом, то в этот момент будет потенциальная иголка. Она может быть, а может не быть, все зависит от экземпляра компонента, напряжения питания и температуры.

[sazh]

Но при моделровании в максплюсе наблюдаются иголки 5 нс. А если я ее делаю на рассыпной логике, иголок не будет?

Схемная реализация порочна. Потому что реакция регистра на фронт клока замешана с самим клоком.

[Herz]

Так вот. Если затактовать авр частотой 29.97/2.5, он сможет выдавать импульсы с таким временным интервалом, что будут кратны 25 метрам.
Что касается УАРТа, то если эту же частоту делить на 8 (это аппаратный делитель), потом программным делителем на 13, то получится с огромной точностью 115.2. Таким образом я обойдусь только контроллером и некоторой обвязкой из логики.

Понятно. Только у меня серьёзное подозрение, что требуемый временной интервал Вы сможете сформировать контроллером и при другой тактовой. Например, половинной от 29.97 Геморрою же будет не в пример меньше. Об УАРТе я уж и не говорю...

А теперь вы скажите правду. Про иголки вы говорите исходя из опыта, или только из учебника?

Смею Вас заверить - и не только из своего. Если в схемке есть неопределённость относительно того, какой из фронтов появится раньше - гарантия.
Это коварная вещь: их можно не видеть осциллографом, они могут даже проявляться не всегда, так что головная боль обеспечена.

Сообщение отредактировал Herz - Dec 12 2009, 21:04

[paskal]

Понятно. Только у меня серьёзное подозрение, что требуемый временной интервал Вы сможете сформировать контроллером и при другой тактовой. Например, половинной от 29.97 Геморрою же будет не в пример меньше. Об УАРТе я уж и не говорю...

А как с УАРТом тогда быть? В АВР частота УАРТа получается из 1/8 тактовой поделенной на UBRRn регистр. 15 МГц/8=1,875. Из этой частоты 115 200 что то не получается.

Это коварная вещь: их можно не видеть осциллографом, они могут даже проявляться не всегда, так что головная боль обеспечена.

Но раз они такие маленькие, может пропустить их через какой нибудь медленный вентиль, 74HC, например и дальше они не пройдут?

[SM]

Но раз они такие маленькие, может пропустить их через какой нибудь медленный вентиль, 74HC, например и дальше они не пройдут?

А чем не устраивает мое описание схемы? Там гарантировано не будет иголок. Ну может на один корпус побольше, если на рассыпухе собирать.

[Herz]

А как с УАРТом тогда быть? В АВР частота УАРТа получается из 1/8 тактовой поделенной на UBRRn регистр. 15 МГц/8=1,875. Из этой частоты 115 200 что то не получается.

Получится. Я не очень-то знаком с АВР-ками, но принцип общий. Дело в том, что УАРТ допускает отклонение тактовой частоты в несколько процентов, главное, чтобы набег таймингов не был слишком большим при передаче длинных сообщений. В общем случае, по стартовым битам идёт новая синхронизация и при передаче байта расхождения получаются незаметными. Почитайте в доке требования к тактированию УАРТа. Практически при любой тактовой частоте МК есть возможность подобрать значения внутренних регистров, ответственных за УАРТ, для стабильного обмена. На больших скоростях, само собой, будут жёстче требования, но, может, высокая скорость УАРТа не так уж важна?

Но раз они такие маленькие, может пропустить их через какой нибудь медленный вентиль, 74HC, например и дальше они не пройдут?

Можно, конечно, и фильтрами их задавить, но это борьба со следствиями, а не с причинами. Крайний случай, одним словом.

[st232bd]

To SM. Туго Verilog понимаю, VHDL пользую. "assign out = mux_reg ? neg_reg : pos_reg;" - если я понял - комбинационная функция, шилки не будет?



AVR не пользую, но практически во всех семействах микроконтроллеров есть внешняя синхронизация таймеров, а во многих и УСАРТов. Может самое тривиальное решение - подать в разные ноги контроллера разные частоты и не рисовать никакой схемы?

[SM]

To SM. Туго Verilog понимаю, VHDL пользую. "assign out = mux_reg ? neg_reg : pos_reg;" - если я понял - комбинационная функция, шилки не будет?

Не будет. Момент переключения находится в пол-такте от любого ближайшего фронта переключаемых сигналов, при условии, что оба переключаемых сигнала в нуле.