проектирование ВЧ дизайнов на ФПГА, дерево клоков Опции

[des00]

Добрый день господа!
Изучение документации и анализ результатов работы разводчика показал что задержки тактового сигнала, по дереву клоков представляют собой определенную проблему.
Если на дереве сидит много потребителей (а в синхронном дезайне это практически все тригеры), то в каком случае перекос фазы клока будет представлять проблему ?
как можно его оценить ? (догадываюсь что анализом tsetup/thold, но как в анектоте доказать, пока, немогу).
Если, при большой занятости площади кристала будет задействованны 4 фапч, на входы которых будет подана опорная частота, а на выходе будет одна и таже (по величине) в этом случае проект будет одноклоковым или нет ?
или опорная частота будет подана на 4 модуля деления частоты (PSMD у виртекса 4 ) то в этом случае как ?

ЗЫ Сильно не пинайте если что .
Заранее спасибо за ответ.

[des00]

забыл добавить почему 4, чтобы разместить их по углам ФПГА.

[alexs]

Добрый день господа!
Изучение документации и анализ результатов работы разводчика показал что задержки тактового сигнала, по дереву клоков представляют собой определенную проблему.
Если на дереве сидит много потребителей (а в синхронном дезайне это практически все тригеры), то в каком случае перекос фазы клока будет представлять проблему ?
как можно его оценить ? (догадываюсь что анализом tsetup/thold, но как в анектоте доказать, пока, немогу).
Если, при большой занятости площади кристала будет задействованны 4 фапч, на входы которых будет подана опорная частота, а на выходе будет одна и таже (по величине) в этом случае проект будет одноклоковым или нет ?
или опорная частота будет подана на 4 модуля деления частоты (PSMD у виртекса 4 ) то в этом случае как ?

ЗЫ Сильно не пинайте если что .
Заранее спасибо за ответ.

Проанализировать задержкми в дереве тактового сигнала, как и любого другого позволяет например DFT от Mentor G, причем не только проанализировать, но и выравнять в случае необходимости (конечно наличие человеческого разума - обязательно). Сильно сложные структуры не пробовал, но в рамках отечественных БМК, результаты нормальные (хотя 25 МГц - это не частота ).

[des00]

Проанализировать задержкми в дереве тактового сигнала, как и любого другого позволяет например DFT от Mentor G, причем не только проанализировать, но и выравнять в случае необходимости (конечно наличие человеческого разума - обязательно). Сильно сложные структуры не пробовал, но в рамках отечественных БМК, результаты нормальные (хотя 25 МГц - это не частота  ).

Спасибо за ответ, на телесистемах мне уже разьяснили что к чему

[3.14]

Если на дереве сидит много потребителей (а в синхронном дезайне это практически все тригеры), то в каком случае перекос фазы клока будет представлять проблему ?
как можно его оценить ? (догадываюсь что анализом tsetup/thold, но как в анектоте доказать, пока, немогу).

Сложности могут возникать в случаях когда тактовая сидит не на глобальном буфере (этого лучше не допускать), если все-таки в качестве тактового сигнала использованы локальные линии, тогда надо указать констрейн MAXSKEW (если хотите и MAXDELAY), механизма оптимального определения его нет, так что на "шару".

Если, при большой занятости площади кристала будет задействованны 4 фапч, на входы которых будет подана опорная частота, а на выходе будет одна и таже (по величине) в этом случае проект будет одноклоковым или нет ?
или опорная частота будет подана на 4 модуля деления частоты (PSMD у виртекса 4 ) то в этом случае как ?

Если не найдете способ синхронизации фаз этих сигналов, у Вас получается четырехклоковый дезайн , соответсвенно если не примите меры - словите метастабильность .