Дециматор, дециматор на ПЛИС (язык VHDL) Опции

[tonloon]

Здравствуйте.
Пожалуйста посоветуйте литературу.
Необходимо организовать дециматор на ПЛИС (язык VHDL).
16 разрядная шина
вход - 100 МГц
выход - получается порядка 390 кГц (коэффициент децимации - 256)

[SM]

Для начала погуглите на предмет CIC-фильтров. Наиболее оптимальное решение для железной реализации, так как не требует умножителей. Особенно это касается первых ступеней децимации.

[Methane]

tonloon
Могу посоветовать Open Source проект http://www.srl-llc.com/
Там первым этапом оно и есть.

Сообщение отредактировал Omen_13 - Dec 16 2009, 15:21

Причина редактирования: Избыточное цитирование

[des00]

поиском по форуму, тема неоднократно обсуждалась со всех сторон

[tonloon]

Да, обсуждалась. Поиск выполнял. Просматривал темы.
Однако, в ПЛИС еще ниразу не организовывал дециматоры и фильтры.
Хотелось бы знать с чего начать. (именно по этому создал тему в разделе "В помощь начинающему")
Поэтому прошу порекомендовать литературу (на форуме нашел несколько ссылок на иностранные книжки).
Однако, для начала похоже придется вспомнить книжку по ЦОС (раздел цифровая фильтрация).

Methane - Прошу извенить, я в английском не так хорош.

Сообщение отредактировал tonloon - Dec 14 2009, 09:03

[Methane]

Methane - Прошу извенить, я в английском не так хорош.

Сложить 256 семлов, результат выдать как один семпл. Может и достаточного будет.

[Джеймс]

16 разрядная шина
вход - 100 МГц
выход - получается порядка 390 кГц (коэффициент децимации - 256)

Потренируйтесь сначала с программой QEDesign Conversion от Momentum Data Systems. Оцените порядок фильтра.
http://www.mds.com/download/filterdesign.asp