Многоканальный приемник Манчестерского кода Опции

[IJAR]

Всех приветствую!
Извиняюсь за возможный OFFTOP, но даже не знаю куда поместить вопрос.
Не попадалась ли кому микросхема на 8 входов кода Манчестер 2, (ТТЛ уровни)
на выходе может быть SPI или параллельный порт.

[kiv121]

А контроллер?

[blackfin]

...даже не знаю куда поместить вопрос.

В раздел по применению ПЛИС поместите, не ошибетесь..

[Mahagam]

про ПЛИС верно замечено
самый чахлый спартан или циклон обеспечат вам хоть три десятка манчестер-входов, и на выходе прикинуться хоть SPI, хоть параллельным портом, хоть вааще шлангом

[stells]

кстати в Зеленограде и делали лет 20 тому назад манчестерские кодеки на БМК (фирма "Дока", если память не изменяет... вернее назывался что-то типа технический центр)

[IJAR]

про ПЛИС верно замечено
самый чахлый спартан или циклон обеспечат вам хоть три десятка манчестер-входов, и на выходе прикинуться хоть SPI, хоть параллельным портом, хоть вааще шлангом

А что может стоить разработка такой ПЛИС по срокам и деньгам?

кстати в Зеленограде и делали лет 20 тому назад манчестерские кодеки на БМК (фирма "Дока", если память не изменяет... вернее назывался что-то типа технический центр)

Вот у нас в аппаратуре и стоит такой БМК - теперь надо избавляться -
работает отлично, но
Ангстрем постоянно цену накручивает и сроки поставки удлиняет

[semonoff]

А что может стоить разработка такой ПЛИС по срокам и деньгам?

Если имеется ввиду простой монитор для контроля шины, то поищите в сетке. core на VHDL где-то видел.

[chan]

Мы, напрмер, делали монитор шины в свое время. Но если аппаратура серьезная, то лучше обратиться в "элкус". Они как раз на ПЛИС делают, могут наверное и под заказ. Есть еще "модуль" - у них ASIC KK, ОУ, МТ.

[V_G]

32-канальный на 16 МГц ATmega реализуем, но при одновременной подаче на все входы одной посылки (8-байтной) у меня откликаются 23-24 канала. Если вразбежку, как в реальной жизни - все работает

[stells]

32-канальный на 16 МГц ATmega реализуем

мегабитный Манчестер на Меге? расскажите как, если не секрет?

[stells]

вот здесь обсуждалось:
http://electronix.ru/forum/index.php?showt...%E7%E0%F6%E8%FF

[MrYuran]

А что может стоить разработка такой ПЛИС по срокам и деньгам?

Примерно столько же, сколько разработка цифрового автомата из двух счётчиков, сдвигового регистра и защёлки.
(на каждый канал)

[Mahagam]

А что может стоить разработка такой ПЛИС по срокам и деньгам?

сроки зависят от того насколько точное описание желаемого результата вы дадите. от того будет ли чем протестировать полученную модель (я, конечно, тест-бенчей наваяю и там всё проверю, но проверка на реальном железе ох как нужна). в целом - за месяц можно наваять оттестированную по полной программе модель 32-х канального приёмника манчестера с буферами и SPI на выхлопе, и всякими там выходами прерывания по приёму очередного байта и всё такое.
по деньгам - не знаю. обращайтесь к нам, на промвад. а там эту задачу явно на меня сбросят

з.ы. если действительно собираетесь ставить FPGA - то подумайте что ещё можно на неё сбросить, чтобы облегчить жизнь процессору.

[stells]

если действительно собираетесь ставить FPGA - то подумайте что ещё можно на неё сбросить

кстати, а ПЛИС позволяет реализовать дифференциальный вход с гистерезисом?

[Mahagam]

кстати, а ПЛИС позволяет реализовать дифференциальный вход с гистерезисом?

оно ж от конкретного чипа зависит. дифф входы почти все умеют. но про гистерезис - молчание. ну по крайней мере даташиты на спартан-3 и циклон-3 сразу ничего не указывают прямо.

[IJAR]

32-канальный на 16 МГц ATmega реализуем, но при одновременной подаче на все входы одной посылки (8-байтной) у меня откликаются 23-24 канала. Если вразбежку, как в реальной жизни - все работает

А на какой ATMege делали?
Мне было бы здорово обеспечить 16 входов
все входы работают асинхронно с периодом 3...3.5 mS
16 бит посылки на скорости не более 1 Мбит/сек (реально сейчас около 500 Кбит/сек)

[stells]

если канал сканировать с частотой, в 8 раз превышающей битрейт 500кбит/с (а меньше уже просто некуда), то получится 4МГц, т.е. на обработку одного бита есть 4 такта (при частоте 16МГц) - это принять бит и проанализировать, 1 или 0. вроде все, больше ничего мега не успеет

[Mahagam]

ыыы. ещё и фишка в том, что более быстрое ядро (ARM7 например) - ну никак не поможет. у АРМом обычно с ногодрыжеством всё ой как плохо.

[V_G]

А на какой ATMege делали?
Мне было бы здорово обеспечить 16 входов
все входы работают асинхронно с периодом 3...3.5 mS
16 бит посылки на скорости не более 1 Мбит/сек (реально сейчас около 500 Кбит/сек)

Мега 128. Но у меня эфирный приемник на УКВ, там таких скоростей нет. 1200-2400 бод

[stells]

там таких скоростей нет

все-таки поясните, если не жалко, алгоритм: как синхроимпульс ловите и как биты фиксируете? интересно

[MrYuran]

http://www.integral.by/index.php?section_i...amp;spage=print

5559ИН67Т* HI-1567 Приемопередатчик манчестерского кода с установкой выходов приемника в состояние низкого уровня при запрете приема 4153.20-6 АЕЯР.431230.627 ТУ
[278.7 Kb]
5559ИН68Т* HI-1568 Приемопередатчик манчестерского кода с установкой выходов приемника в состояние высокого уровня при запрете приема 4153.20-6 АЕЯР.431230.627 ТУ
[278.7 Kb]

Только вот звёздочки стоят - освоение... Но импортные аналоги наверняка уже освоили Ж)

[andrewkrot]

На XILINX ищите XAPP339. Готовый в VHDL или VERILOG. И еще в файле здесь

[V_G]

все-таки поясните, если не жалко, алгоритм: как синхроимпульс ловите и как биты фиксируете? интересно

Сейчас в Москве в командировке, буду дома в начале недели. Если не забуду, поясню. Сейчас только помню, что перед информационной посылкой идет синхропосылка, состоящая только из межбитовых перепадов (т.е. самая низкочастотная), потом синхрослово для байтовой синхронизации, а потом собственно посылка и КС. А вообще эфирная структура может отличаться от проводной.

Да, и мой софт находится и на передающем, и на приемном конце, потому я сам формирую себе стандарт битовой и байтовой синхронизации.

[Stas]

Что-то типа этого (transceiver.v) ? Только слепо не копируйте - проверяйте....

Нашел еще осколки виртуальной линии, монитора и один из начальных тестов. Весь дизайн представлял системный контроллер для 1892ВМ5Я, поэтому там много лишнего и копировать это не надо, но может кто - то что то найдет для себя что то интересное, опять же проверяйте...

Прикрепленные файлы

 transceiver.v ( 18.64 килобайт ) Кол-во скачиваний: 97
 zwire_tb.v ( 1.48 килобайт ) Кол-во скачиваний: 48
 tb_check_packets.v ( 13.02 килобайт ) Кол-во скачиваний: 68
 global_test.v ( 42.53 килобайт ) Кол-во скачиваний: 69