Virtex 6 Входы тактирования Опции

[AndreiUS]

Подскажите плиз, у Virtex6 есть так называемые ножки IO_SRCC и IO_MRCC и они насколько я понял могут использоваться в качестве входов тактирования. А могут ли они использоваться в качестве выходов однополярного тактового сигнала?

[Bad0512]

Подскажите плиз, у Virtex6 есть так называемые ножки IO_SRCC и IO_MRCC и они насколько я понял могут использоваться в качестве входов тактирования. А могут ли они использоваться в качестве выходов однополярного тактового сигнала?

В качестве выходов (в том числе и тактового сигнала) может ипользоваться любой пин, способный быть выходом. Для уменьшения задержки распространения (это во многих случаях важно для клоковых цепей) использутеся техника DDR. Эти блоки есть в каждом пине, на прямой клоковый вход подаём прямой клок, на второй клоковый вход - инверсию прямого клока (для получения инверсного клока можно использовать либо DCM либо local clock inversion). На первый вход данных - 1, на второй вход данных - 0. Задержка распространения при такой схеме получается минимальной. Посмотрите исходники DDR/SDR контроллеров из набора EDK - там эта техника используется очень широко.

[AndreiUS]

Спасибо за ответ. Просто мало знаком с Xilinx, в основном работал с альтерой, а у альтеры довольно много именно специальных входов тактирования, которые в качестве выходов работать не могут. Вот это и насторожило в Xilinx'е.