Приветствую уважаемые
Объясните как в симулинке сгенерить код на верилоге для функции window ( Hann ) , например ?
Ставлю блочок этого окна - цепляю входной порт , выходной порт . Задаю параметры - тип сигналов на входе , выходе - ошибок нет .
Выбираю - Tools - HDl coder , генерю - смотрю а у меня вот это получается :
//*****************************************
module w_hann
(
In1,
Out1
);
input signed [15:0] In1; // int16
output signed [15:0] Out1; // int16
wire signed [15:0] Window_Function_out1; // int16
assign Out1 = Window_Function_out1;
endmodule
//****************************************************
Где копать ?
MatlaB и verilog
Aug 20 2010, 11:16
