|
Реализация эластичного буфера |
|
|
2 страниц
1 2 >
|
 |
Ответов
(1 - 22)
|
Sep 28 2010, 11:27
|

Гуру
     
Группа: Свой
Сообщений: 2 291
Регистрация: 21-07-05
Пользователь №: 6 988

|
Цитата(_Anatoliy @ Sep 28 2010, 16:52)  1).Тогда нужно иметь 2 генератора с частотами примерно Fпрд+100ppm и Fпрд-100ppm. нет, 1 генератор и 2 делителя. например, в трансиверах для потока E1 такая схема. поток 2.048 Мбит, опорный генератор на 32.768МГц (но частота не точно кратна, как разброс на кварцах). стоит 2 делителя на 15 и на 17, схема удерживает буфер полузаполненным, средняя частота выходная частота точно равна входным 2.048. Цифры, разумеется, можно менять. Цитата 2).Данные - это звук,не хотелось бы дёргать клок. в этой схеме клок не дергается, а медленно плавает назад-вперед. параметры опять же определяются размером буфера и делителями. а лучше задачу поподробней сформулируйте. может вам вовсе и не нужен эластичный буфер.
|
|
|
|
|
Sep 28 2010, 18:33
|
Профессионал
    
Группа: Участник
Сообщений: 1 273
Регистрация: 3-03-06
Пользователь №: 14 942

|
Цитата в этой схеме клок не дергается, а медленно плавает назад-вперед. Эта схема порождает вандер, который для звука неприемлем, насколько я знаю. Offtop. Если рассмотреть трансиверы E1 от Intel (LevelOne), то там скорость именно дергается, так как частота чтения мультиплексируется флагами опорожнения-переполнения.
|
|
|
|
|
Sep 29 2010, 06:42
|
Вечный ламер
     
Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453

|
Цитата(_Anatoliy @ Sep 29 2010, 00:12)  Чтобы использовать ксор нужно в качестве опоры иметь частоту передатчика,а она остаётся в передатчике. Девайсы связаны интерфейсом SDI. Вики пишет Цитата Для передачи цифрового компонентного некомпрессированного видеосигнала используется канальное кодирование с модифицированным кодом без возвращения к нулю (БВНМ) в сочетании со скремблированием. Интерфейс является самосинхронизируемым. Кадровая синхронизация осуществляется специальным синхронизирующим пакетом данных, состоящим из последовательности подряд идущих 10 единиц и 20 нулей (20 единиц и 40 нулей для HD). Значит частота передатчика на стороне приемника есть. Можно же к ней подстроится.
--------------------
|
|
|
|
|
Nov 9 2010, 08:36
|
Группа: Новичок
Сообщений: 4
Регистрация: 12-09-10
Пользователь №: 59 432

|
Здравствуйте. Вы бы не могли представить графически схему эластичного буфера, как она выглядит
|
|
|
|
|
Nov 9 2010, 11:22
|

Утомлённый солнцем
     
Группа: Свой
Сообщений: 2 646
Регистрация: 15-07-06
Из: г.Донецк ДНР
Пользователь №: 18 832

|
Цитата(judge47 @ Nov 9 2010, 10:36)  Здравствуйте. Вы бы не могли представить графически схему эластичного буфера, как она выглядит Увы,со схематикой в FPGA не работаю. Вы имеете представление о работе FIFO?Если да,тогда в кратце поясню принцип. У FIFO есть указатель адреса записи (УАЗп) и указатель адреса чтения (УАЧт) , в установившемся режиме УАЧт всегда "гонится" за УАЗп,никогда его не догоняя.Теперь предположим что скорость входного потока немного увеличилась,тогда УАЧт начнет отставать от УАЗп,дистанция между ними станет увеличиваться.Управляющий автомат оценивает эту дистанцию и по превышению заданного максимального значения чуть-чуть увеличивает частоту клока чтения(иногда достаточно изменения на несколько ppm). Дистанция начнет уменьшаться до заданного минимального значения и частота клока чтения теперь уже уменьшится и т.д. Среднее значение дистанции рекомендуется принимать равным половине размера FIFO.
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|