Разводка контроллера и SDRAM, Как правильно на двухслойной плате? Опции

[AndyBig]

В конструкции используется АРМ-контроллер с памятью SDRAM. Тактовая частота SDRAM - 80 МГц. Так как поделка очень уж бюджетная, то о многослойной плате речи не идет, разводить нужно на двухслойке, при этом толщина дорожек шины для обеспечения правильных параметров получается очень уж большой. Не подскажете, как максимально правильно можно развести шину такой частоты? Можно ли на этой частоте пренебречь волновым сопротивлением дорожек? Длина линий, думаю, не превысит 5-6 см.
Если у кого-то есть пример подобной разводки - буду очень благодарен.

[pep]

На двухслойке будет звенеть однозначно. Все аналогичные проекты я делаю на четырех слоях (земля и питание). Попытка, конечно, не пытка. Может быть пару плат вам и удастся отладить (слабо представляю, как). Но если речь идет о какой-никакой серии - тогда только МПП.

[AndyBig]

Я прекрасно понимаю, что надо минимум четыре слоя. Но вопрос в том, как с минимальными потерями обойтись двумя слоями, т.к. четырехслойки не будет... Не станут платить 400$ за плату прототипа .

[Camelot]

Думаю если поставить согласующий резюк на клок, и резюки подтяжки на управляющие сигналы, то все будет ок, тем более 80 МГц не такая уж и большая частота.

[AndyBig]

Спасибо за ответ!
Согласующие резюки я собираюсь ставить на все линии - по 15 Ом со стороны контроллера и со стороны обоих чипов SDRAM, так мне посоветовали. В этом есть хоть какой-то смысл?
Про резюки подтяжки (10К на питание, как я понимаю) - спасибо, не знал .

[Uree]

Раз уж не получается 4-х слойку, попробуйте хотя бы максимум по ТОР-у положить, а снизу как только можно все залить землей. Хорошо бы еще взять текстолит для нее тонкий - тогда пожалуй получится.

[Uree]

Не станут платить 400$ за плату прототипа

Ну... блин... цены... да... Может конечно они такие и должны быть, вот только полгода назад делал платы(у китайцев заказывали) - $200 за четыре восьмислойки . Вот и думай после этого...

P.S. Чуть ошибся - около $260 , но все равно - не 400 за 4-х слойку же

[AndyBig]

Да, текстолит я расчитываю взять 1,0мм. Тоньше не рискну - ищи потом микротрещины по дорожкам...
BOTTOM я, как Вы и советуете, буду стараться по максимуму залить землей, а все сигнальные линии пустить по TOP-у.
А через кого Вы делали платы? 200 - это все таки не 400, вдруг да согласятся .

[Владимир]

Не станут платить 400$ за плату прототипа

Ну... блин... цены... да... Может конечно они такие и должны быть, вот только полгода назад делал платы(у китайцев заказывали) - $200 за четыре восьмислойки . Вот и думай после этого...

P.S. Чуть ошибся - около $260 , но все равно - не 400 за 4-х слойку же

Тоже столькоже запросили, правда за двухслойку.
А количество плат если лежат на одном фотошаблоне не важно

[Uree]

Тоже столькоже запросили, правда за двухслойку.
А количество плат если лежат на одном фотошаблоне не важно

А количество шаблонов? Для 2-х слойки - 4, для 8-ми слойки - 10. Разница есть. Есть недорогие производства, искать только нужно.

[vitus_strom]

При таком бюджете вам может помочь гиперлинкс от ментора... увидите что получиться на вашей плате.... и как ее можно улучшить

[Uree]

Да, Гиперлинкс поможет, только со стекапом надо изгалиться, а то платы без плэйн слоев он не хочет считать.

[AndyBig]

А количество шаблонов?

Видимо, 6. 4 слоя и два шелкографии. Производство просто говорит: "стоимость изготовления прототипов (менее 20 дм²) – 400 у.е." - (С)PCB Technology, или "Мы предлагаем вам уникальную возможность изготовить многослойные прототипы печатных плат за 2 недели по беспрецедентно низким ценам! Стоимость любого заказа 4х-слойных прототипов до 10дм2 составляет $490 без учёта НДС!" (С)Резонит.
Это для нашего проекта неподъемный бюджет... А ведь я еще хочу и кроме этого бюджета поиграться с этим АРМом, для собственного развития .

[dch]

Да, текстолит я расчитываю взять 1,0мм.

А какие нормы планируете использовать на двуслойке и на частоте 80MHz?
В смысле толшина проводника, зазор, контактная площадка.
Четырехслойка вроде меньше по размерам получается.

[AndyBig]

вам может помочь гиперлинкс от ментора... увидите что получиться на вашей плате.... и как ее можно улучшить

Спасибо, попробую поиграться, хотя никогда прежде не имел с ним дела.

[Uree]

А через кого Вы делали платы? 200 - это все таки не 400, вдруг да согласятся .

Мы же с Украины Есть у нас замечательная фирма-посредник(пока посредник). Мы у них серии сотнями заказываем, соответственно пилотные экземпляры нам делают очень дешево.

[AndyBig]

А какие нормы планируете использовать на двуслойке и на частоте 80MHz? В смысле толшина проводника, зазор, контактная площадка. Четырехслойка вроде меньше по размерам получается.

Какие позволит производство. Толщину сигнальных дорожек и промежуток между ними думаю сделать 0,25 мм минимум, переходные отверстия - 0,5 мм отверстие и 1,1 мм площадка вокруг него. Это минимальные ограничения, наложенные Резонитом на производство плат в России.
Думаю, 4-слойная плата вышла бы не намного меньше по размерам. Явно не на столько, что бы оправдать разницу в стоимости.

[AndyBig]

Мы у них серии сотнями заказываем, соответственно пилотные экземпляры нам делают очень дешево.

А-а . Так нечестно .

[Uree]

Почему нечестно? Нормальная работа - сначала пробные образцы, потом серия. Кстати сейчас уже мы даже не обещаем что пробные образцы пойдут в серию, а цены нормальные.

[AndyBig]

Нечестно - по отношению к моей ситуации . Я-то уже начал надеяться, что есть производство плат с таким уровнем цен .

[Uree]

Если Вы с Украины я дам координаты, если нет - думаю не имеет смысла.

[AndyBig]

Если Вы с Украины я дам координаты

Увы, нет...

[Alexandr]

Согласующие резюки я собираюсь ставить на все линии - по 15 Ом со стороны контроллера и со стороны обоих чипов SDRAM, так мне посоветовали. В этом есть хоть какой-то смысл?

Согласующие резисторы надо ставить у источника сигнала, и как можно ближе к нему. Поэтому резюки на CAS, RAS, WE, CS и др. цепи управления, а также адресные цепи надо ставить непосредственно у контактов процессора. Номиналы резюков не подскажу, ибо расчитывать надо непосредственно по параметрам платы, но обычно 33Ом, иногда 47Ом. Все несколько сложнее если цепи двунаправленные - это наша шина данных. Тут надо смотреть (на модели) у кого хуже выходной сигнал (как правило у SDRAM) и туда и ставить резюк. Но в принципе можно и по резистору у каждой микросхемы. Далее, постарайтесь максимально выровнять длины дорожек и CLK в том числе.
С данным процессором я не знаком, отсюда вопрос зачем две SDRAM и как они будут к нему подключаться? На каждую SDRAM отдельный контроллер?

[AndyBig]

Поэтому резюки на CAS, RAS, WE, CS и др. цепи управления, а также адресные цепи надо ставить непосредственной у контактов процессора. Номиналы резюко в не подскажу, ибо расчитывать непосредственно по параметрам платы, но обычно 33Ом, иногда 47Ом. Все несколько сложнее если цепи двунаправленные - это наша шина данных. Тут надо смотреть (на модели) у кого хуже выходной сигнал (как правило у SDRAM) и туда и ставить резюк. Но в принципе можно и по резистору у каждой микросхемы. Далее, постарайтесь максимально выровнять длины дорожек и CLK в том числе.

Спасибо. Эти рекомендации я обязательно учту.

зачем две SDRAM и как они будут к нему подключаться?

Эти SDRAM - 16-битные, подключаются к 32-битной шине данных. Один чип - на младшие 16 бит (0-15), второй - на старшие (16-31). Отсюда: практически все управляющие сигналы (за парой исключений) и адресная шина у них общие, шина данных - раздельна.

[Alexandr]

Эти SDRAM - 16-битные, подключаются к 32-битной шине данных. Один чип - на младшие 16 бит (0-15), второй - на старшие (16-31). Отсюда: практически все управляющие сигналы (за парой исключений) и адресная шина у них общие, шина данных - раздельна.

Тогда разводить трассы на обе SDRAM придется так: процессор -> согласующие резисторы -> первая SDRAM -> вторая SDRAM. Общие цепи разветвлять у процессора нельзя, иначе с отражением намучаетесь - только последовательное подключение.

[AndyBig]

Общие цепи разветвлять у процессора нельзя, иначе с отражением намучаетесь - только последовательное подключение.

Угу, так я и думал. Грустно. Подозреваю, что придется изрядно помучаться над разводкой.

[vm1]

Летом развел платку на AT91RM9200 c 32 битной памятью SDRAM
без резисторов, на скорую руку.
На 2 слойной плате один слой земля а на другом все остальное:
процессор, 2x16бит SDRAM, 16бит SRAM, 8бит NAND.
Длина некоторых шин адреса и данных доходит до 90мм.
Плата делалась в свободном конструктиве
только для того чтобы на столе попробовать
програмное обеспечение, в серию она не планировалась.
Я специально сделал похуже, для эксперемента,
чтобы быть увереным что при правильной разводке будет с "запасом".
Тем не менее нормально работает на 60 и 90Мгц.

[Владимир]

Бедность не порок. Делал для других на 66МГц Двуслойка. плотность такая что сверх,что снизу практически одни дорожки. Правда все очень короткие (скажем так раза два длинее чем корпус) . Но на шине сидели разные корпуса, так что были даже Т связи. Вроде сотнями делали, не жаловались.

[dlinn]

Толщину сигнальных дорожек и промежуток между ними думаю сделать 0,25 мм минимум, переходные отверстия - 0,5 мм отверстие и 1,1 мм площадка вокруг него. Это минимальные ограничения, наложенные Резонитом на производство плат в России.
Думаю, 4-слойная плата вышла бы не намного меньше по размерам. Явно не на столько, что бы оправдать разницу в стоимости.

Сам работаю с Резонитом, в SSF-e на VIA всегда пишу 0.4 отверстие и 1 мм площадка. Вроде не ругаются. И все виа без проблем Дорожки кстати они мне делали 0.25 с зазорами 0.2 мм на срочном.

[dlinn]

Эти SDRAM - 16-битные, подключаются к 32-битной шине данных. Один чип - на младшие 16 бит (0-15), второй - на старшие (16-31). Отсюда: практически все управляющие сигналы (за парой исключений) и адресная шина у них общие, шина данных - раздельна.

Может быть это и неправильно, поставить сериализатор/десериализатор и расставить как надо. А объединить их витыми парами.

[AndyBig]

Сам работаю с Резонитом, в SSF-e на VIA всегда пишу 0.4 отверстие и 1 мм площадка. Вроде не ругаются. И все виа без проблем  Дорожки кстати они мне делали 0.25 с зазорами 0.2 мм на срочном.

Да, они говорят о том, что при необходимости нормы можно немного и ужать, но просят не злоупотреблять этим .

Может быть это и неправильно, поставить сериализатор/десериализатор и расставить как надо. А объединить их витыми парами.

А смысл?

[dlinn]

Может быть это и неправильно, поставить сериализатор/десериализатор и расставить как надо. А объединить их витыми парами.

А смысл?

Оговорился, пардон'c, не витыми парами а дифф парами т.е. диффмикрострип.
Укоротятся длины ваших параллельных шин со всеми вытекающими последствиями.

[AndyBig]

Сильно подозреваю, что особого укорачивания не будет - нужно будет сначала развести контроллер с сериализатором, провести 0,5-1,0 см дифф пару, затем развести десериализатор со SDRAM. Эти две разводки (контроллер-сериализатор и десериализатор-SDRAM) дадут общую длину шин не намного короче прямой разводки контроллер-SDRAM.

[DmitryR]

А какие проблемы поставить одну тридцатидвухразрадную SDRAM? IMHO решает много проблем.

По поводу количества слоев - мне как-то непонятно, какая разница, сколько стоит плата, если она планируется в серию? А также с учетем того, что стоимость ее проектирования (хотя бы зарплата специалиста) все равно существенно выше стоимости самого макета.

[AndyBig]

А какие проблемы поставить одну тридцатидвухразрадную SDRAM?

Никаких. Но 16-битные SDRAM намного легче доставаемы в единичных количествах.
Эта разработка - скорее шабашка, чем серьезная работа. Если и пойдет серия, то очень маленькая - десяток в год или около того. Поделка, в общем . Отсюда и текущие вопросы.