не могу запустить DDRx batch mode wizard в HyperLynx Опции

[mad_creator]

Нужно проанализировать интерфейс между процессором и DDR3 памятью, для чего решил воспользоваться инструментом из сабжа. Создал проект multiboard - мат.плата и 1 модуль памяти. Память регистровая. Мат.плата нашей разработки, дизайн плашки памяти (проект прямо для HyperLynx) стянул с сайта micron, в открытом доступе лежит. Все IBIS модели в наличии, все более-менее нормально подцепились, хотя с моделью процессора проблемы есть. по отдельности цепи доступны для анализа, а вот в wizarde начинается непонятное.
Wizard требует назначить цепи для сигналов data mask, идущие от контроллера к модулю, однако они в принципе используются только в модулях памяти с организацией x8 (в данном случае используется x4, соотв. вывод чипов памяти подвешен на землю) и делит физические цепи с сигналами DQS. userguide на boardsim стыдливо обходит вопрос стороной.

Если кто сталкивался с анализом интерфейса памяти и wizardom - помогите разобраться.