реклама на сайте
подробности

 
 
> xc2v8000 + xc2v6000, может timing constraints ?
Rok
сообщение Nov 7 2005, 08:14
Сообщение #1


Участник
*

Группа: Свой
Сообщений: 62
Регистрация: 11-01-05
Из: Беларусь, Минск
Пользователь №: 1 894



Имеется плата. На ней 2 чипа: xc2v8000 and xc2v6000.
Естественно есть алгоритм, который туда нужно залить.
Когда заливаю в один xc2v8000 - все нормально работает.
Когда разбиваю алгоритм на 2 части и затем загружаю первую часть в xc2v8000, а вторую в xc2v6000 - работать схема отказывается.
Может мне нужно какие-нибудь constraints прописать для сигналов, которые соединяют эти два чипа?
К плате притензии не принимаются - покупная.
Подскажите, please, кто чего знает.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов (1 - 9)
des00
сообщение Nov 7 2005, 08:27
Сообщение #2


Вечный ламер
******

Группа: Модераторы
Сообщений: 7 248
Регистрация: 18-03-05
Из: Томск
Пользователь №: 3 453



хммм а может быть для начала интерфесы проверить между ФПГАМм, на правильность работы


--------------------
Go to the top of the page
 
+Quote Post
Rok
сообщение Nov 7 2005, 12:20
Сообщение #3


Участник
*

Группа: Свой
Сообщений: 62
Регистрация: 11-01-05
Из: Беларусь, Минск
Пользователь №: 1 894



Цитата(des00 @ Nov 7 2005, 17:27) *
хммм а может быть для начала интерфесы проверить между ФПГАМм, на правильность работы

Уже проверено не единожды sad.gif .
Go to the top of the page
 
+Quote Post
vitus_strom
сообщение Nov 7 2005, 12:21
Сообщение #4


Знающий
****

Группа: Свой
Сообщений: 553
Регистрация: 15-10-04
Пользователь №: 877



Offset, Period + возможно засинхронизировать клоки на 2-х чипах
Go to the top of the page
 
+Quote Post
Rok
сообщение Nov 7 2005, 13:11
Сообщение #5


Участник
*

Группа: Свой
Сообщений: 62
Регистрация: 11-01-05
Из: Беларусь, Минск
Пользователь №: 1 894



Цитата(vitus_strom @ Nov 7 2005, 21:21) *
Offset, Period + возможно засинхронизировать клоки на 2-х чипах

Клок использую один и тот-же. С DCM блока (рассположен в xc2v8000) клок идет на xc2v6000.
Оффсет и период попробуем
Go to the top of the page
 
+Quote Post
vitus_strom
сообщение Nov 7 2005, 13:22
Сообщение #6


Знающий
****

Группа: Свой
Сообщений: 553
Регистрация: 15-10-04
Пользователь №: 877



Клок использую один и тот-же. С DCM блока (рассположен в xc2v8000) клок идет на xc2v6000.
Оффсет и период попробуем - Вот вам и источник проблемы, клоки то у вас не синхронные, то что один и тот же не означает синхронности поскольку идут через различные буфера... и в этом случае один будет задержанной версией относительно другого
Go to the top of the page
 
+Quote Post
Rok
сообщение Nov 7 2005, 13:36
Сообщение #7


Участник
*

Группа: Свой
Сообщений: 62
Регистрация: 11-01-05
Из: Беларусь, Минск
Пользователь №: 1 894



Цитата(vitus_strom @ Nov 7 2005, 22:22) *
Клок использую один и тот-же. С DCM блока (рассположен в xc2v8000) клок идет на xc2v6000.
Оффсет и период попробуем - Вот вам и источник проблемы, клоки то у вас не синхронные, то что один и тот же не означает синхронности поскольку идут через различные буфера... и в этом случае один будет задержанной версией относительно другого


Может чего-то не понимаю cranky.gif
С блока DCM клок идет на схему расположенную в xc2v8000 и тот-же клок на выход (output pad), и оттуда на вход xc2v6000. Т.е., по идее, тот же клок, но на другую часть схемы, расположенную в xc2v6000.
Может растолкуете по пунктикам, blush.gif .
Go to the top of the page
 
+Quote Post
vitus_strom
сообщение Nov 7 2005, 13:44
Сообщение #8


Знающий
****

Группа: Свой
Сообщений: 553
Регистрация: 15-10-04
Пользователь №: 877



с выхода дцм до входа выходного буффера можно собрать несколько наносекунда + в зависимости от стандарта выходного буффера на вскидку 3-5 нс + задержка чип то чип + около 1 нс на входной буффер в результате разница в клоках может достигнуть в пределе 10 нс
Go to the top of the page
 
+Quote Post
Rok
сообщение Nov 7 2005, 14:06
Сообщение #9


Участник
*

Группа: Свой
Сообщений: 62
Регистрация: 11-01-05
Из: Беларусь, Минск
Пользователь №: 1 894



Цитата(vitus_strom @ Nov 7 2005, 22:44) *
с выхода дцм до входа выходного буффера можно собрать несколько наносекунда + в зависимости от стандарта выходного буффера на вскидку 3-5 нс + задержка чип то чип + около 1 нс на входной буффер в результате разница в клоках может достигнуть в пределе 10 нс

Ага, понятненько.
Т.е. в этом случае, я так понимаю, необходимо подстроить клок для 2-х чипов, чтобы был синхронный. Но как быть онозначно уверенным, что они совпадают? Посчитать сколько максимальная задержка до второго чипа и затем для первого ввести такую-же задержку? Т.е. буфер там какой внутри поставить, что-ли?
Забыл сказать, частота то всего 30 МГц.
Ладно завтра будем разбираться.
Спасибо за советы.
Go to the top of the page
 
+Quote Post
vitus_strom
сообщение Nov 7 2005, 14:19
Сообщение #10


Знающий
****

Группа: Свой
Сообщений: 553
Регистрация: 15-10-04
Пользователь №: 877



либо и в одном и другом за опорную частоту взять офчип частоту, либо стробировать данные другим фронтом, относительно того по которому выставляются данные, либо умножить входную частоту и потом засинхронизировать данные...
Go to the top of the page
 
+Quote Post

Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 20th July 2025 - 18:20
Рейтинг@Mail.ru


Страница сгенерированна за 0.01477 секунд с 7
ELECTRONIX ©2004-2016